



В.Л.ШИЛО

ПОПУЛЯРНЫЕ МИКРОСХЕМЫ КМОП

**СЕРИИ К176, К561, К564,
КР1561, К1554, К1564, К1594**

МОСКВА
ГОРЯЧАЯ ЛИНИЯ – ТЕЛЕКОМ
2001

Шило В.Л.

Ш 81 Популярные микросхемы КМОП: Справочник. – М.: «Горячая линия – Телеком», 2001.
– 112 с., илл. – (Массовая радиобиблиотека; Вып. 1246)

ISBN 5-93517-057-4

В справочнике приведено 125 типов отечественных и зарубежных микросхем КМОП. Рассмотрены логические элементы, триггеры, счетчики, регистры и более сложные микросхемы средней степени интеграции. Даны структурные схемы, параметры, цоколевки, а также новые схемные решения.

Для радиолюбителей, может быть полезен студентам, специалистам, занимающимся разработкой, эксплуатацией и ремонтом радиоэлектронной аппаратуры.

ББК 32.85

Справочное издание

Массовая радиобиблиотека. Вып. 1246.

Шило Валерий Леонидович

ПОПУЛЯРНЫЕ МИКРОСХЕМЫ КМОП

Редактор И. Н. Алексеева
Обложка В. Г. Сетюка

ЛР № 071825 от 16 марта 1999г.
Подписано в печать 21.05.01 Формат 60х90/8 Бумага газетная
Гарнитура Arial Печать офсетная Уч.-изд. л. 16,5.
Тираж 5 000 экз. Изд. № 57 Зак. № 4099.

Отпечатано в полном соответствии с качеством
присланных диапозитивов в Тульской типографии.
300600, г. Тула, пр. Ленина, 109.

ISBN 5-93517-057-4

© Шило В. Л., 2001
© Оформление «Горячая линия – Телеком», 2001

Часть I

ОРИГИНАЛЬНЫЕ МИКРОСХЕМЫ КМОП

Микросхемы с сокращенным названием КМОП имеют уже более, чем тридцатилетнюю историю, открытую легендарными сериями CD4000A, B и UB, разработанными на электронных предприятиях корпорации RCA-Radio Corporation of America. В первой части книги рассмотрены отечественные микросхемы КМОП, происходящие именно от этих оригинальных, т.е. первоначальных микросхем. Всего в этой части рассмотрено 64 типа отечественных микросхем серий К176, 564, К561 и КР1561. Чтобы легче сориентироваться в материале, далее следу-

ют две переводные таблицы. От наименований, принятых в сериях CD4000 к наименованиям микросхем в отечественных сериях можно перейти с помощью таблиц: "Микросхемы: зарубежные – отечественные". Заметим, фирма Motorola свои микросхемы КМОП именovala: серия MC14000 и ввела в этот ряд оригинальные изделия. Таблица "Как найти микросхему?" поможет отыскать нужную отечественную микросхему с указанием зарубежного аналога. Список мнемонических обозначений относится к маркировке всех рисунков и таблиц книги.

Микросхемы: зарубежные – отечественные

Фирма RCA; серии CD4000A и CD4000B	Отечествен- ные микро- схемы	Серии				Номер стр.
		К176	564	К561	КР1561	
CD4000	ЛП4	+				13
01	ЛЕ5		+	+	+	13
02	ЛЕ6		+	+	+	13
03	ТМ1	+				21
07	ЛП1		+			16
08	ИМ1		+	+		45
09	ПУ2	+				17
10	ПУ3	+				17
11	ЛА7		+	+		12
12	ЛА8		+	+		12
13	ТМ2		+	+		21
15	ИР2		+	+		31
16	КТ1	+				18
17	ИЕ8			+		24
18	ИЕ19			+		30
20	ИЕ16			+		29
23	ЛА9		+	+	+	12
24	ИЕ1	+				23
25	ЛЕ10		+	+	+	13
27	ТВ1		+	+	+	22
28	ИД1		+	+		40
29	ИЕ14		+			28
30	ЛП2		+	+		15
31	ИР4	+				31
34	ИР6		+	+		32
35	ИР9		+	+		34
42	ТМ3		+	+		21
43	ТР2		+	+		20
46	ГГ1		+			51

Фирма RCA; серии CD4000A и CD4000B	Отечествен- ные микро- схемы	Серии				Номер стр.
49	ЛН2		+	+		16
50	ПУ4		+	+	+	17
51	КП2		+	+	+	19
52	КП1		+	+	+	19
54	УМ1		+			43
55	ИД4		+			42
56	ИД5		+			43
61	РУ2	+	+	+		50
66	КТ3		+	+		18
70	ЛП14			+		15
81	ЛИ2			+		11
93	ТЛ1		+	+	+	12
98	АГ1		+		+	53
101	ИП6		+			46
107	ЛА10		+			12
108	ИР12		+	+		36
109	ПУ6		+			17
181	ИП3		+			48
182	ИП4		+			50

Фирма Motorola; серия MC14000	Фирма RCA; серии CD4000A, CD4000B	Обозначе- ние	Серия			Номер стр.
			564	К561	КР1561	
MC14040	40	ИЕ20			+	30
50	50	КП3			+	20
76	76	ИР14			+	39
94	94	ПР1			+	39
194	194	ИР15			+	39
502	502	ЛН1	+	+		15
516	516	ИЕ11	+	+		27
519	519	КП4			+	20
520	520	ИЕ10	+	+	+	25
531	101	СА1	+	+		46
555	555	ИД6			+	44
556	556	ИД7			+	44
580	108	ИР12		+		36
581	181	ИП3	+			48
582	182	ИП4	+			50
585	63	ИП2	+	+		46

Как найти микросхему?

Отечественные микросхемы	Серии CD4000A,D	Номер стр.
Мультивибратор		
АГ1	CD4098	53
ФАП		
ГГ1	CD4046	51
Дешифраторы		
ИД1	CD4028	40
2	-	42
3	-	42
4	CD4055	42
5	CD4056	43
6	MC14555	44
7	MC14556	44
Счетчики		
ИЕ1	CD4024	23
2	TA5971	23
3	-	23
4	-	23
5	-	24
8	CD4017	24
9	CD4022	25
10	MC14520	25
11	MC14516	27
12	-	28
13	-	28
14	CD4029	28
16	CD4020	29
19	CD4018	30
20	MC14040	30
Сумматор		
ИМ1	CD4008	45
Микросхемы арифметические		
ИП2	MC1585	46
3	CD40181	48
4	CD40182	50
6	CD40101	46
Регистры		
ИР2	CD4015	31
4	CD4031	31
6	CD4034	32
9	CD4035	34
10	CD4006	35
12	CD40108	36
13	54C905	37
14	MC14076	39
15	MC14194	39
Мультиплексоры		
КП1	CD4052	19
2	CD4051	19
3	MC14050	20
4	MC14519	20
Коммутаторы		
КТ1	CD4016	18
КТ3	CD4066	18

Отечественные микросхемы	Серии CD4000A,D	Номер стр.
Микросхемы И		
ЛА7	CD4011	12
8	CD4012	12
9	CD4023	12
10	CD40107	12
Микросхемы ИЛИ		
ЛЕ5	CD4001	13
6	CD4002	13
10	CD4025	13
Микросхемы И		
ЛИ1, 2	CD4081	11
Инверторы		
ЛН1	MC14502	15
2, 3	CD4049	16
Микросхема И/ИЛИ		
ЛС2	4019	14
Микросхемы прочие		
ЛП1	CD4007	16
2	CD4030	15
4	CD4000	13
11	-	13
12	-	12
14	CD4070	15
Преобразователь кода		
ПР1	MC14094	39
Преобразователи уровня		
ПУ1	-	17
2	CD4009	17
3	CD4010	17
4	CD4050	17
5	-	17
6	CD40109	17
7	-	18
8	-	18
Запоминающие устройства		
РУ2	CD4061	50
Компаратор		
СА1	MC14531	46
Триггер JK		
ТВ1	CD4027	22
Триггеры Шмитта		
ТЛ1	CD4093	12
Триггеры D		
ТМ1	CD4003	21
2	CD4013	21
3	CD4042	21
Триггеры RS		
ТР2	CD4043	20
Усилители индикации		
УМ1	CD4054	43

Мнемонические обозначения

A0...A3 – operand A	– байт A для арифметико-логического устройства
A = B – parity	– вход равенства операндов и в АЛУ
A, AB	– выходы неравенства операндов A и B
ALU, arithmetic logic unit	– АЛУ
$\overline{A/S}$ – asynchro/synchro	– выход для переключения синхронного и асинхронного режимов
B0...B3 – operand B	– операнд B, байт B
$\overline{B/D}$, $\overline{2/10}$ – binary/decimal	– вход переключения счета: двоичного B и десятичного D
C – clock input	– тактовый вход
CD – count down	– счет на уменьшение
CE – clock enable	– вход разрешения счета
CEP – count enable parallel	– вход разрешения параллельного счета
CET – count enable trickle	– "трюковый" вход разрешения счета, необходимый для каскадирования микросхем
CLR – clear	– вход очистки счетчика, сброс
C_{in} – carry input	– вход для единицы переноса, $C_{вх}$
C_{out} , C_{n+1} – carry output	– выход переноса старшего разряда
CPU – central processor unit	– центральное процессорное устройство, ЦПУ
CS – chip select	– выбор кристалла, доступ к определенной микросхеме устройства
C_U – count up	– счет на увеличение
CRU – carry lock ahead unit	– схема ускоренного переноса, СУП
D – data	– вход данных D для триггера, регистра, счетчика
$D_0...D_n$ – parallel data inputs	– входы параллельной загрузки данных в счетчики, регистры
DEMUX – demultiplexer	– демультиплексор
DSI – data serial input	– последовательный вход данных
DIL, DIR – D-inputs left, right	– последовательные входы загрузки данных в регистр слева и справа
DSL, DSR – data shift left, right	– входы для последовательного сдвига данных влево и вправо
E – enable	– разрешение
EC – enable clock, count	– разрешение счета
EE – enable even	– четный вход разрешения
EI – enable input	– разрешение приема входных данных
EO – enable output	– разрешение по выходу
F0...F3 – function output	– выходы функций АЛУ
G, GS – group signal	– групповой сигнал генерации переноса
H – histeresys control input	– вход установки пределов гистерезиса логического элемента
I/O – input/output	– один провод порта, он же вход или выход по команде
JK – "jump and keep"	– входы J и K для установки JK-триггера
M – mode control	– вход переключения режимов
MSB – most significant bit	– старший значащий разряд
MUX – multiplexer	– мультиплексор
OE – odd enable	– нечетный вход разрешения
P – carry propagation	– сигнал распространения переноса
PI, P – polarity input	– вход переключения полярности
PE – parallel enable load	– разрешение параллельной нагрузки
P/S – parallel serial	– вход переключения параллельного и последовательного режима приема данных
Q , \overline{Q} – outputs	– выходы: прямой Q и инверсный \overline{Q}
QCC – Q output conversion	– выход завершения преобразования

complete	
Preset – previous set	– предварительная установка
R – reset	– вход сброса данных в нуль
RA, RB – read A, B	– чтение из памяти по адресам A и B
RE – read enable	– разрешение чтения
RS – reset/set flip-flop, latch	– RS-триггер, RS-защелка
R, C, – timing components	– времязадающее RC-звено
S – set	– начальная установка состояния, запись
SE – set enable	– разрешение параллельной записи слова D0...Dn
St – start, strobe	– вход запуска или вход строба
SAR – successive approximation register	– регистр последовательного приближения РПП
SI – serial input	– вход последовательный
SIL, SIR – serial inputs left, right	– входы последовательные слева и справа
SR – synchro reset	– сброс данных в ноль синхронно с тактовым импульсом
SUB – subtractor	– вычитатель
SUM – summator	– сумматор
S ₀ ...S _n – select inputs	– входы выбора
Σ ₀ , Σ _E – sum odd, sum even	– выходы сумм четности и нечетности
Σ ₀ ...Σ _n – sum outputs	– выходы разрядов сумм
TC – terminal count	– выход окончания счета
T/C – thru/complement	– переключение кодов прямого и дополнительного кодов
TC _D , TC _U – terminal count down, up	– выход окончания счета на уменьшение и на увеличение
U/D – up/down	– управление реверсивным счетчиком; больше/меньше
W, WA, WB – write inputs	– входы записи
WE – write enable	– разрешение записи
Z – state Z, 3-state	– разрыв выходного провода
Y – logic output	– выход логического элемента
V, H	– высокий и низкий статические уровни
X	– вход безразличен к логическим сигналам
 , ↑	– положительный фронт запуска
 , ↓	– отрицательный срез запуска
	– полный импульс запуска для двухступенчатых триггеров
q, \bar{q}	– состояния выходов перед тактовым перепадом запуска
Q, \bar{Q}	– результирующие выходные уровни
Q _n , Q _{n+1}	– состояние выхода в данный момент t _n и в последующий t _{n+1}


1.1. Логический элемент КМОП

Сокращение КМОП – начальные буквы четырех слов из полного определения: комплементарные полевые транзисторы со структурой металл-окисел-полупроводник. Слово комплементарный переводится как взаимно дополняющий. Так называют пару транзисторов, сходных по абсолютным значениям параметров, но с полупроводниковыми структурами, взаимно отображенными как бы в виде негатива и позитива.

Логический элемент состоит из р-канального (positive) и п-канального (negative) транзисторов, которые образуют инвертор.

Исток и подложка р-канального МОП-транзистора подключены к положительному полюсу источника питания U_{и.п.}, стоковая нагрузка R_c – к отрицательному. Затвор, изолированный от канала высококачественным диэлектриком SiO₂, – это одна обкладка конденсатора, а поверхность полу-


проводниковой подложки – вторая. Если затвор заземляем (даем с помощью S1 низкий логический уровень Н), поверхность кристалла заполняется + зарядами. Две технологические области р+ перемаются. Это области истока и стока, где содержание дырок – повышенное. Создается поверхностный канал проводимости, течет ток стока I_c и появляется высокий уровень выходного напряжения $U_{\text{вых}}$. Переключив S1, присоединим затвор к + $U_{\text{и.п}}$. Конденсатор "затвор-подложка" не будет заряжен, канал проводимости не замкнут, на выходе потенциал нулевой. Этот каскад – р-канальный МОП-инвертор.



Меняя напряжение затвор-исток плавно, снимем передаточную характеристику этого инвертора. Выходной уровень "единицы" меньше $U_{\text{и.п}}$, ввиду значительного сопротивления канала ($R_x = 1 \text{ кОм} \dots 10 \text{ кОм}$).


Исток и подложку п-канального МОП-транзистора надо заземлить. Если затвор заземлить (даем от S1 низкий логический уровень Н), конденсатор "затвор-подложка" не будет заряжен, канал не наводится, ток стока не течет и на выходном проводе потенциал $U_{\text{вых}} = U_{\text{и.п}}$.

Даем на затвор высокий уровень В, конденсатор "затвор-подложка" заряжен, поверхность подложки обогатена электронами, течет ток стока. Выходное напряжение низкое, но $U^0_{\text{вых}}$ несколько больше нулевого потенциала. Присоединив затвор к движку резистора, снимаем передаточную характеристику, где отмечаем пороговое напряжение образования п-канала.




Включим п- и р-канальный транзисторы "столбиком", затворы их объединим. Получаем логический элемент (ЛЭ) КМОП. Нагрузочный резистор R_c не нужен. Подключив затворы к движку потенцио-


метра, снимаем, передаточную характеристику схемы при очень большом сопротивлении нагрузки. Характеристика имеет два излома в точках пороговых потенциалов р- и п-транзисторов и наклонную часть усилительного режима, когда оба транзистора открыты.



Заменяв потенциометр переключателем S1, можем испытать DD1 как инвертор. Даем на затворы уровень В, канал р-транзистора VT1 разомкнут, а п-канал VT2 обогатен. На выходе инвертора – логический уровень низкий.



Даем на затворы уровень Н, замыкается р-канал VT1 и через этот контакт в выходной провод проходит высокий логический уровень. Хотя оба электронных контакта на землю и на плюс неидеальные, внутреннюю эквивалентную схему ЛЭ можно заменить двухполюсным тумблером DD1! Учтем, что входное сопротивление нагрузочных полевых ЛЭ имеет порядок 10^{10} Ом и более.



Простейшую структуру, позволяющую совместить р- и п-канальные транзисторы, размещают на п-подложке, на поверхности которой исток и сток р-канального транзистора выполняются непосредственно.

Для п-канального транзистора устраивается р-карман. Знаки + означают повышенную степень легирования, вблизи поверхности кармана выполняются исток и сток п-канального транзистора. Подложку данной структуры следует присоединить к + $U_{\text{и.п}}$, а "карман" – к – $U_{\text{и.п}}$, т.е. к "земле".






Схема инвертора создается металлизацией поверхности (в более новых разработках алюминиевая пленка заменяется поликремниевой – это хороший проводник, однако, не имеющий полупроводниковых свойств монокристаллического кремния).

К затворам присоединен защитный стабилизатор VD1. Во-первых, он защищает затворы от пробоя их диэлектрика избыточными потенциалами, во-вторых, создает ток утечки зарядов, накапливающихся в статическом состоянии в конденсаторах "затвор-канал" $C_{зк}$. Если заряды q генерируются вблизи поверхности подложки постоянно (термо-, электрогенерация), то потенциал $U_{зи} = q/C_{зи}$ быстро увеличится до напряжения пробоя тонкого одномикронного слоя SiO_2 . Обратное сопротивление диода VD1 создает достаточный шунтовой путь утечки этого тока.



Полную защиту инвертора обеспечивают шесть диодов и резистор $R = 200...2000$ Ом, ограничивающий пиковый уровень тока заряда конденсатора $C_{зк} = 5...15$ пФ. Этот резистор защищает выход предыдущего инвертора от перегрузки, ток которой может быть опасным, если число нагружающих входов – инверторов очень велико (десятки).


Диоды VD1...VD3 защищают затворы от пробоя как по изоляции, так и на "карман". Пробивное напряжение VD1 – 25 В, а VD2 и VD3 – 50 В.



Диоды VD4 и VD5 защищают выходной провод от пробоя на "подложку" и "карман" ($U_{прб} = 50$ В). Диод VD6 защищает канал при ошибочной пере-


не полярности напряжения питания микросхемы. В результате, инвертор КМОП микросхем общего применения защищен от статических пробоев не хуже инвертора ТТЛ.

Для инверторов КМОП напряжение низкого логического уровня H практически равно 0, а высокого V – напряжению питания $U_{и.п}$. Это может быть в том случае, если номинал нагрузки R_n во много раз больше, чем сопротивление замкнутого канала.




Если последовательно включены логический элемент-источник (ЛЭИ) DD1 и логический элемент-нагрузка (ЛЭН) DD2, условие выполняется автоматически, так как входное сопротивление ЛЭН не менее, чем на семь порядков превышает внутреннее сопротивление канала ЛЭИ (на уровне 5 кОм и более). Однако через внутреннее сопротивление каналов заряжается и разряжается входная емкость ЛЭН (5...15 пФ).

Длительность фронта и среза импульса на входе традиционных КМОП ЛЭН серий К176 и К561 находятся на уровне 50...150 нс. Быстродействие логических устройств поэтому не превышает 3 МГц при внешних нагрузках.




Быстродействие новых серий 54НС, 74НС, FАСТ и др. (см. часть II) увеличено в 5...10 раз. Толщина слоя подзатворного окисла, а также площадь транзисторов существенно уменьшены. Как результат, импульсное быстродействие сопоставимо с микросхемами ТТЛ Шоттки.


Инвертор КМОП (если R_n очень велико) в статических состояниях ток питания не потребляет, поскольку разомкнут либо транзистор VT1, либо VT2, поэтому сквозного тока нет. В этом – замечательное свойство микросхем КМОП: они не потребляют ток питания, если входные сигналы не изменяются. Чем больше частота сигнала, тем больше ток, потребляемый инвертором КМОП. Динамический импульс тока потребления складывается из двух частей: во-первых, сквозной ток через VT1 и VT2, когда один из них "полузакрыт", а другой – "полуоткрыт"; во-вторых, ток заряда паразитных емкостей.



Сравнив осциллограммы входного напряжения $U_{вх}$ и импульсов потребляемого тока $I_{пот.дин.}$, обнаруживаем, что логический элемент КМОП потребляет ток только во время фронта и среза $U_{вх}$. Для инвертора К176ЛП1 амплитуда тока окажется 1...1,3 мА. Максимальный ток потребления $I_{пот} = I_{пот.дин}$ будет наблюдаться на такой частоте, когда импульсы тока как бы "слипнутся" (1...3 МГц; импульсы тока следуют в два раза чаще). Зависимость $I_{пот}(F)$ линейная, поэтому на таком принципе можно сделать даже простейший частотомер. На предельной частоте энергия, потребляемая на 1 бит, у КМОП инверторов хуже, чем у ТТЛ Шоттки.




Помехоустойчивость ЛЭ КМОП определяется разбросом их передаточных характеристик (кривые для инвертора 1 и 2). На кривой 1 отмечен наименьший потенциал входного нуля (т.е. на входе еще сохраняется напряжение "единицы"), на кривой 2 зафиксирован наибольший потенциал, дающий на входе инвертора "ноль". Здесь отмечена помехоустойчивость от "нуля" и от "единицы".



Можно отметить аналогичные потенциалы и для неинвертирующего ЛЭ. В общем, помехоустойчивость от "земли" не хуже $0,3 U_{и.п.}$, а от шины питания $U_{и.п.} - 0,7 U_{и.п.}$.

Для переключения синхронных микросхем КМОП совершенно необходимо, чтобы фронт и срез тактового импульса были бы достаточно крутыми (быстрее, чем 5...15 мкс). Пологий фронт импульса долго держит инвертор в линейном режиме, поэтому течет чрезмерный ток потребления. Кроме того, при медленно нарастающем тактовом перепаде C полученный от предыдущего триггера DD1 низкий уровень Q1 на входе триггера DD2 не зафиксируется и будет сброшен. Вывод: тактовые последовательности с медленно нарастающими фронтами следует формировать с помощью триггера Шмитта.



Необходимо принимать особые меры защиты элементов КМОП. Во-первых, все входные сигналы не должны выходить за пределы напряжения питания $U_{и.п.}$. Если проектируются мультивибраторы (автогенераторы и ждущие), в них следует ограничить токи перезарядки конденсаторов микроамперными уровнями, включив последовательные резисторы. Во-вторых, входы КМОП не должны оставаться не-присоединенными. Реально опасны случаи разъединения печатных плат, находящихся под питанием, когда через разъем сигналы от одной платы поступают на другую. Здесь следует предусматривать шунтирующие резисторы: к проводам $U_{и.п.}$ или нулевому. В-третьих, многие микросхемы КМОП могут работать от сигналов ТТЛ. Здесь следует подключать резисторы утечки от входа КМОП на питание ТТЛ 5 В.

Следует принимать меры защиты выходов микросхемы КМОП. Надо избегать случайных замыканий выходов буферных элементов с повышенным выходным током на провод питания. Нельзя соединять выходы обычных элементов непосредственно, поскольку произойдет замыкание одного из каналов на источник питания.

Если требуется параллельное соединение входов и выходов элементов, они должны быть из одного корпуса микросхемы. Нельзя применять емкости нагрузки $C_n > 5000$ пФ для буферных и высоковольтных оконечных элементов, поскольку такой

незаряженный конденсатор равноценен переключке короткого замыкания.

Первые микросхемы КМОП были низковольтными. Это отечественная серия К176 и аналогичная зарубежная CD4000А. Напряжение питания для микросхем этих серий составляло 9 В. Оно лимитировалось напряжением пробоя p-кармана. Схемотехника этих серий была оригинальной.

Последующая эволюция технологии позволила повысить предел напряжения питания $U_{и.п.}$ до 15 В. Вместе с тем нижний предел $U_{н.}$ составляет 3 В. Быстродействие микросхем КМОП растет пропорционально увеличению напряжения питания. По-


этому для усовершенствованных серий К561 (аналог – серия CD4000В) при $U_{и.п.} = 15$ В типовое значение времени $t_{зд.р.ср} = 50$ нс на логический элемент, при статической рассеиваемой мощности 0,4 мкВт на элемент.

В последние годы оригинальная номенклатура серии CD4000 практически не расширяется, поскольку гораздо удобнее оказалось изготавливать по технологии КМОП все большее число аналогов микросхем ТТЛ с сохранением их структуры, цоколевки и цифровой маркировки. Этим вопросам посвящена часть II книги.

1.2. Микросхемы И, И, ИЛИ, Z, "искл. ИЛИ"

В основе всех цифровых микросхем КМОП находятся элементы И, И, ИЛИ и коммутативный ключ (КК). С помощью КК реализуются выходы с третьим состоянием очень большого выходного импеданса Z (практически разомкнуто). Полевые транзисторы можно соединять последовательно "столбиком", поэтому элементы И, ИЛИ строятся по разным схемам. Для КМОП принята, чтобы 1 отображалась высоким уровнем, а 0 – низким.

Один двухвходовой канал И из микросхемы К561ЛА7 содержит четыре разноканальных ПТ: VT1 и VT2 – p-, а VT3, VT4 – n-канальные. На эквивалентной ключевой схеме выходы А и В получают четыре возможных логических сигнала от переключателей S1 и S2.




К561ЛА7

Вход		Выход Q
A	B	
H	H	B
H	B	B
B	H	B
B	B	H




ние низкого уровня H. Если на вход А или В поступает хотя бы один низкий уровень, один из каналов VT3 или VT4 оказывается замкнутым и на выходе Q появляется напряжение высокого уровня. В результате вертикальная колонка данных на выходе соответствует функции И, т.е. НЕ-И.







Если на входы А и В подать два положительных импульса, сигнал на выходе Q будет соответствовать площади их совпадения (но с инверсией!).

Добавив к элементу И инвертор, реализуем логику И (см. четырехканальную микросхему КР1561ЛИ2, зарубежный эквивалент CD4081В). Не имеют аналогов микросхемы ЛИ1 и К176ЛП12. К564ЛА10 снабжена оконечным и p-канальными МОП-транзисторами с открытыми стоками; ее аналог CD40107 В изготавливается в 8-контактном корпусе.




Если последовательно перебрать все комбинации напряжений высоких и низких уровней, поступающих на входы А и В от S1 и S2, и рассмотреть уровни на выходе Q, получим таблицу состояний инвертора И. Когда от S1 и S2 на входе А и В поданы напряжения высокого уровня В, p-каналы транзисторов VT1 и VT2 будут замкнуты, а каналы VT3 и VT4 разомкнуты. На выходе Q окажется напряже-







Микросхема К561ТЛ1 – четверка двухвходовых элементов И с передаточной характеристикой триггера Шмитта. Эта микросхема есть в вариантах К1561ТЛ1 и 564ТЛ1, зарубежный аналог – CD4093В. Передаточная характеристика логического элемента имеет два порога: срабатывания и отпускания. Разность ($U_{срб} - U_{отп}$) – есть напряжение гистерезиса U_r , которое для данной микросхемы пропорционально напряжению питания. При $U_{и.п.} = 5$ В гистерезис $U_r = 0,6$ В, если $U_{и.п.} = 10$ В, $U_r = 2$ В. Передаточная характеристика этого элемента $U_{вых}$ ($U_{вх}$) имеет вид петли, ширина которой U_r – есть запас помехоустойчивости логического элемента. Триггеры Шмитта совершенно необходимы для формирования тактовых последовательностей, переключаящих состояния триггеров, счетчиков, регистров.




Если фронт импульса медленнее, чем 15 мкс, КМОП-схемы переключаются ненадежно. Фронт и срез импульса на выходе триггера Шмитта не зависят от формы входного сигнала. Перепады получаются калиброванными с длительностью около 100 нс при $U_{и.п.} = 9$ В. Среднее время задержки распространения в элементе И менее 600 нс при $U_{и.п.} = 5$ В и 300 нс при $U_{и.п.} = 10$ В.



Устройство базового элемента ИЛИ (это один канал микросхемы К561ЛЕ5), как бы обратное по сравнению с элементом И: здесь параллельно соединены п-канальные и последовательно








p-канальные транзисторы. На эквивалентной схеме транзисторы заменены ключами. Только совпадение низких входных уровней на входах А и В даст высокий уровень на выходе Q, так как в этот момент замыкаются оба верхних p-канальных транзистора VT1 и VT2. Присутствие хотя бы одного высокого уровня В на входах А, В означает замыкание одного из параллельных n-канальных транзисторов VT3, VT4.



K561LE5

Вход		Выход Q
A	B	
H	H	B
H	B	H
B	H	H
B	B	H




Состояние выхода Q в зависимости от уровней, последовательно поступающих от переключателей S1 и S2, дают столбик данных, соответствующий функции ИЛИ. Осциллограмма отклика на выходе ИЛИ показывает, что длительность действия инвертированного сигнала на выходе Q соответствует времени действия обоих входных сигналов.



Как в виде отдельных микросхем – цифровых мультиплексоров, так и в качестве частей схем регистров и счетчиков применяется комбинированная структура И/ИЛИ. По четыре таких канала содержат однотипные микросхемы K564ЛС2 и 1564КП4. На выходы D1...D4 можно с помощью входов разрешения E_A и E_B пропускать либо слово A1...A4, либо B1...B4 согласно логическому уравнению


$$D_n = (A_n E_A + B_n E_B)$$

Входы управления E_A и E_B можно использовать для реализации функции A+B. Микросхемы удобно применять в регистрах со сдвигом вправо и влево, для переключения прямого и комплементарного выходных кодов, для переключения преобразований И, ИЛИ, "искл. ИЛИ". Скорость переключения каналов 50...1000 нс.




Чтобы построить ЛЭ с третьим Z-состоянием, последовательно с выходом инвертора надо добавить двухполярный полевой ключ коммутации КК. За инвертором DD1 следует пара разнополярных полевых транзисторов VT1 и VT2. Показаны управляющие затворами потенциалы с противоположны-


ми фазами Ф1 и Ф2: р-канал VT2 замкнут при низком уровне импульса Ф2, п-канал – при высоком уровне Ф1. За период t_1 ключ КК разомкнут, поскольку на затворы VT1 и VT2 поданы закрывающие уровни. На время t_2 КК замыкается, так как сразу оба транзистора VT1 и VT2 получают открывающие сигналы Ф1 = В и Ф2 = Н.



В дополнение к предыдущей схеме включаем инвертор DD1, формирующий две фазы сигнала управления Ф1 и Ф2=Ф1. Канал данных разомкнется, когда от переключателя S1 подается напряжение низкого уровня. Выходная часть схемы станет высокоомной, с очень большим сопротивлением Z. Сигналы в выходной провод пройти не могут. Много таких выходов можно присоединить к одному проводу шины данных.




Если от переключателя S1 подается уровень В, КК замкнут и выход данным разрешен. Используя инверторы с третьим состоянием Z, когда их выходы требуется соединить, важно, как и для микросхем ТТЛ, соблюдать правило: сигналы разрешения должны быть сформированы так, чтобы для соседних каналов они не перекрывались (по-другому, должен быть защитный интервал – пауза).




Ключ коммутации позволяет существенно упростить схемы одно- и двухступенчатых триггеров.

Микросхемы К176ЛП2 и К561ЛП2 содержат по четыре базовых элемента исключающее ИЛИ. В принципиальной схеме одного канала кроме трех инверторов применен ключ коммутации КК. Показано расположение четырех элементов исключающее ИЛИ в корпусе ЛП2. Логическое состояние для одного



канала данной микросхемы (сумматора по модулю 2) в столбике выходных состояний имеют два нуля: один тривиальный $0 \oplus 0 = 0$, второй – нуль в младшем разряде суммы $1+1=10$, или $1 \oplus 1 = 0$. Микросхему "искл. ИЛИ" (exclusive OR – сокращенно EXOR) из-за этого свойства разработчики используют





Состояния искл. ИЛИ К561ЛП2 и искл. ИЛИ КР1561ЛП14

Вход		Выход	
A	B	для ЛП2	для ЛП14
0	0	0	1
1	0	1	0
0	1	1	0
1	1	0	1

в импульсных и аналоговых схемах. Особенно известен – фазовый компаратор. Выпускается также аналогичная по цоколевке микросхема КР1561ЛП14 (CD4070), которая содержит четыре элемента "искл. ИЛИ", инверсные выходные данные которых показаны в последнем столбце таблицы.


Время $t_{зд.р.ср}$ для элемента из ЛП2 составляет 40...150 нс при $U_{и.п.} = 10$ В, время фронта и среза выходного импульса 25...150 нс.



1.3. Микросхемы с инверторами и преобразователями уровня

Чтобы полностью использовать свойства сложных микросхем, а также для построения множества "нетиповых" схмотехнических узлов, разработчики активно используют микросхемы, в которых содержится несколько инверторов, которые обычно имеют повышенную нагрузочную способность.

подается разрешающий сигнал с активным низким уровнем. Если здесь входной уровень высокий, входы D_n запрещаются, а все выходы Q_n имеют низкий выходной сигнал. Вторым общим входом управления Е0-разрешение по выводу при высоком входном уровне переводит все выходы в состояние Z (т.е. разомкнуто; выходное сопротивление более 10 МОм). Третье состояние упрощает работу выходов инверторов на шину данных. Нагрузочная способность каждого инвертора – два ТТЛ-входа $I_{вых}^0 = 3,2$ мА. Данная микросхема пригодна для перехода к устройствам ТТЛ. Микросхема К561ЛН1 работает как от напряжения стокового питания $U_{и.п.с.} = 15$ В, так и от коллекторного $U_{и.п.к.} = 5$ В.




Микросхема К561ЛН1 содержит шесть стробируемых инверторов. Каждый инвертор (точнее, двухвходовый элемент ИЛИ) имеет вход D_n и выход Q_n . Кроме того, на вторые входы всех шести инверторов от общего вывода 12 (разрешение по входу Е1)

Состояние входов и выходов инверторов в микросхеме К561ЛН1


Разрешение		Вход D_n	Выход Q_n
по выводу Е0	по выводу Е1		
H	H	H	B
H	H	B	H
H	B	X	H
B	X	X	Z

При $U_{и.п.с.} = 15$ В наибольшее время задержки распространения составляет 65 нс, время перехода от Z – состояния к высокому выходному уровню 40 нс. При $U_{и.п.с.} = 5$ В все переходные процессы затягиваются в 3 раза.

Микросхема К561ЛН3 сходна с ЛН1 по логике работы входов управления Е1 (вывод) и Е0 (Z; вывод 15), но имеет шесть каналов без инверсии.



Микросхема К561ЛН2 содержит шесть буферных инверторов. Для микросхемы необходимо лишь одно напряжение питания (на вывод 14), поэтому она удобна как транслятор логических уровней. Если на вывод 14 подано коллекторное напряжение $U_{и.п.} = 5 В$, то можно передавать уровни от КМОП к ТТЛ, причем нагрузочная способность инвертора – два ТТЛ входа (т.е. $I_{вых}^0 > 3,2 мА$ при выходном напряжении низкого уровня не менее 0,4 В). Микросхема ЛН2 непосредственно заменяет К176ПУ2 и К176ПУ3. При $U_{и.п.} = 5 В$ время задержки распространения – не более 80 нс, при $U_{и.п.} = 10 В$ – не более 55 нс.



Микросхема К176ЛП1 – многоцелевая. Она содержит набор КМОП-транзисторов по три р- и п-канальных. С помощью нескольких корпусов К176ЛП1 можно реализовать как цифровые, так и аналоговые узлы: формирователи-обострители, инверторы, пороговые детекторы, усилители. Время переключения инвертора в К176ЛП1 не превышает 50 нс. Здесь показано несколько применений этой микросхемы и указано, какие выводы корпуса следует соединить между собой.




Схема 1. Три инвертора. Соединить выводы: 14, 2 и 11; 8 и 13; 1 и 5; 7, 4 и 9.




Схема 2. Трехходовая схема ИЛИ. Соединить: 13 и 2; 1 и 11; 12, 5 и 8; 7, 4 и 9.




Схема 3. Трехходовая схема И. Соединить: 1, 12 и 13; 2, 4 и 11; 4 и 8; 5 и 9.




Схема 4. Буферный инвертор с большим стекающим током. Соединить: 6, 3 и 10; 8, 5 и 12; 11 и 14; 7, 4 и 9.




Схема 5. Буферный инвертор с большим вытекающим током. Соединить: 6, 3 и 10; 13, 1 и 12; 14, 2 и 11; 7 и 9.




Схема 6. Инвертор с большим током в обоих направлениях. Соединить: 6, 3 и 10; 14, 12 и 11; 7, 4 и 9; 13, 8, 1, 5 и 12.






Схема 7. Пара двунаправленных ключей коммутации. Соединить: 1, 5 и 12; 2 и 9; 11 и 4; 8, 3 и 10; и 6 и 3.




Существует несколько типов микросхем КМОП, содержащих от четырех до шести каналов (с инверсией или без инверсии), предназначенных для согласования логических уровней КМОП (напряжение высокого уровня 3...15 В, низкого – нуль) и ТТЛ (напряжение высокого уровня не менее 2,3 В, низкого – не более 0,3 В). Заметим, что большинство этих схем преобразует уровни от КМОП к ТТЛ. Как указывалось, инверторы К561ЛН1 и К561ЛН2 так же можно использовать для преобразования уровней КМОП – ТТЛ.

Преобразователь уровней от КМОП к ТТЛ К176ПУ1 содержит пять инверторов. Для него требуются два источника питания: 5 В (вывод 1) и 9 В (вывод 14). Шесть преобразователей логических уровней от КМОП к ТТЛ содержит микросхема К176ПУ2. Эти инверторы можно использовать также в тех устройствах логики КМОП, где требуются большие выходные токи $I_{\text{вых}}^1$ и $I_{\text{вых}}^0$, например, при перезаряде нагрузочной емкости.



Шесть преобразователей без инверсий расположено в корпусе К176ПУ3. В качестве замены К176ПУ2 можно применить К561ЛН2, а вместо ПУ3 – преобразователь К561ПУ4 во всех схемах. Нагрузочная способность схем ПУ2 и ПУ3 – два ТТЛ-входа $I_{\text{вых}}^0 = 3,2 \text{ mA}$. Микросхемам К176ПУ1 – ПУ3 требуется два напряжения питания. На вывод 1 подается питание для ТТЛ-части $U_{\text{и.п.к.}} = 5 \text{ В}$, на вывод 16 (или 14) – питание для КМОП-транзисторов, т.е. $U_{\text{и.с.}} = 9 \text{ В}$. Время переходного процесса преобразования уровней от низкого к высокому не превышает 50...100 нс, от высокого к низкому – 16...40 нс. Каждый из четырех преобразователей уровней от КМОП к ТТЛ, входящих в микросхему К176ПУ5, отличается комплементарными выходами. Для ПУ5 требуется два источника питания.




Микросхема К561ПУ4 содержит шесть преобразователей уровня – буферных усилителей. По параметрам она сходна с К561ЛН2. Вывод 16 свободный. Канал К561ПУ4 обеспечивает импульсы тока для двух ТТЛ-нагрузок.

Микросхема К564ПУ6 содержит четыре канала сдвига логических уровней СУ от низкого напряжения к высокому. Необходимы два напряжения питания: на вывод 1 коллекторное $U_{\text{и.п.к.}} = 5 \text{ В}$, на вывод 16 – стокое $U_{\text{и.с.}} \text{ до } 15 \text{ В}$. В этом случае получается преобразование логических уровней ТТЛ в уровни КМОП. Входные данные ТТЛ подаются на входы А...D, выходные КМОП выделяются на выходах QA...QD. Каждый каскад СУ имеет также входы разрешения EA...ED.



Состояния преобразователя высокого логического уровня в низкий (микросхема К564ПУ6)

Вход		Выход (QA, QB, QC, QD)
F, B, C, D	EA, EB, EC, ED	
H	B	H
B	B	B
x	H	Z



Преобразование ТТЛ – КМОП без инверсии данных разрешается при высоких уровнях на входах EA...ED. При низком уровне на входе разрешения соответствующий выход данных переходит в разомкнутое состояние. Разрешающие импульсы должны быть низковольтными. Выходной сигнал канала ПУ переключается либо к высокому уровню (если на входе – высокий, сплошная линия), либо к низкому (если на вход – низкий, штриховая линия). При этом значения времени задержки распространения уровней "разомкнуто Z" до высокого В или низкого Н составят: $t^{0,Z}_{зд.р.} = 375$ нс, $t^{1,Z}_{зд.р.} = 60$ нс, $t^{Z,1}_{зд.р.} = 325$ нс. Времена формирования сигнала при этом $t^{1,0}_{зд.р.} = 300$ нс, и $t^{0,1}_{зд.р.} = 115$ нс. Для 564ПУ6 нет ограничений последовательности включения питающих напряжений $U_{и.п.к.}$ и $U_{и.п.с.}$ и подачи входных сигналов. Микросхему можно эксплуатировать при условии $U_{и.п.к.} > U_{и.п.с.}$, что соответствует преобразованию от высокого уровня к низкому.

Преобразователи уровней ТТЛ – КМОП К564ПУ7 с инверсией и К564ПУ8 без инверсии располагаются в плоских корпусах с шагом выводов 1,27 мм.




1.4. Коммутаторы цифровых и аналоговых сигналов

Поскольку канал полевого транзистора размыкается и замыкается при изменениях управляющего потенциала и затвор тока управления не потребляет, полевой ключ может разрывать последовательные электрические цепи. Такой электронный контакт и цепь его нагрузки с источником управляющего потенциала гальванически не связаны. На этом основан принцип как одиночного ключа коммутации, так и многопозиционных полупроводниковых переключателей, так называемых коммутаторов.

Коммутаторы могут иметь много входов и один выход, либо быть дифференциальными. Дифференциальный коммутатор посылает сигнал из выбранной пары проводов в выходную двухпроводную линию.

Электронные контакты КМОП – двунаправленные; поэтому сигнал можно подать на выход коммутатора (это теперь одиночный вход), и, выбрав адрес, направить ток на один из многих выходов (номинально – входы). Коммутаторы КМОП пропускают как аналоговые, так и цифровые сигналы. В послед-



нем варианте одна и та же микросхема может работать как цифровой мультиплексор и как демультиплексор.



Микросхемы K176KT1 и K561KT3 – это четырехканальные коммутаторы, которые имеют одинаковую принципиальную схему и цоколевку. Эквивалентная схема ключа – однополюсная, т.е. только на замыкание электронного контакта. Управляющей кнопкой служит вход EI, активный уровень замыкания сигнала на котором высокий EI = В. Для микросхем K176KT1 сопротивление канала примерно 500 Ом при напряжении открывания на входе EI 9 В. Неидентичность сопротивления каналов ± 10 Ом; канал пропустит цифровые уровни с амплитудой до $U_{и.п.}$, либо аналоговые с амплитудой от пика до пика до $+U_{и.п.}/2$. При нагрузке 10 кОм на частоте 10 кГц отношение сигналов на выходе канала в замкнутом и разомкнутом состояниях не хуже 65 дБ. Степень изоляции управляющей цепи от канала соответствует сопротивлению 10^{12} Ом. Прохождение сигнала с частотой 900 кГц на нагрузку 1 кОм из канала в канал оценивается на -50 дБ. Время задержки распространения сигнала в канале 10...25 нс. Коммутаторы можно применить в следующих аналоговых узлах: переключатели-мультиплексоры, ключи выборки сигнала, прерыватели-модуляторы для операционных усилителей, коммутационные ключи, модуляторы-демодуляторы. Можно делать коммутаторы для нестандартных ЦАП и АЦП, а также схемы цифрового управления частотой, фазой, коэффициентом усиления сигнала. Удобно делать "врезки" одних сигналов в другие.

Коммутатор K651KT3 имеет малое сопротивление включенного канала 80 Ом, согласование каналов с точностью ± 5 Ом.

Микросхемы K561KP2 и K561KP1 – демультимплексоры, содержащие восемь каналов коммутации цифровых и аналоговых сигналов. Микросхема KP2 имеет восемь входов и один выход. В микросхеме KP1 те же восемь каналов образуют четырехканальный дифференциальный коммутатор. Положительное питание подается на вывод 16, а на вывод 7 – отрицательное. Для восьмиканального варианта нужен трехразрядный код управления (А, В, С). Для четырех каналов достаточно два разряда управления А и В. Если на входе разрешения EI уровень высокий, все каналы разомкнуты.




Управление каналами в микросхемах KP2 и KP1



Вход KP2				Включен канал KP2
EI	C	B	A	
H	H	H	H	1
H	H	H	B	2
H	H	B	H	3
H	H	B	B	4
H	B	H	H	5
H	B	H	B	6
H	B	B	H	7
H	B	B	B	8
B	X	X	X	-

Вход KP1			Включен канал KP1
EI	B	A	
H	H	H	(1C, 1D)
H	H	B	(2C, 2D)
H	B	H	(3C, 3D)
H	B	B	(4C, 4D)
B	X	X	-



Сопротивление включенного канала при $U_{и.п.с.} = 5$ В составляет 0,5...2,5 кОм; при $U_{и.п.с.} = 15$ В оно уменьшается до 0,13...0,28 кОм. Время задержки распространения не превышает 30 нс.

KP1 и KP2 можно включить с одним источником питания 15 В. Если это напряжение поделить на два: 7,5 В + 7,5 В = 15 В, то отрицательное напряжение - 7,5 В (вывод 7) позволит передавать двухполярное аналоговое напряжение с амплитудой до $\pm 7,5$ В, т.е. от $-U_{и.п.э.}$ до $U_{и.п.с.}$





Двухпроводную линию связи с уплотнением каналов можно построить на двух микросхемах КП1. От четырех источников $U_1...U_4$, не имеющих общей точки, сигналы через коммутатор попадают на дифференциальный приемник-усилитель. После приемного демультимплексора на четырех независимых выходах получаем выборки сигналов $U_1...U_4$. Переключение адресов А, В и команды Е1 на приемной станции следует синхронизировать с передающей.



Микросхема KP1561KP3 – восьмиканальная, с дешифратором, вывода для отрицательного питания нет. Четырехканальный мультимплексор КП4 рассмотрен ранее как элемент И/ИЛИ. Для него время задержки включения/выключения менее 50 нс при $U_{и.п.} = 10$ В и $C_{и.п.} = 15$ пФ.



1.5. Триггерные микросхемы

Среди микросхем КМОП присутствуют все типы триггеров: RS, D и JK. Наиболее популярны D-триггеры, причем в микросхемах ТМ1 и ТМ2 их содержится по два, а в ТМ3 – четыре. Микросхема ТВ1 содержит два универсальных JK-триггера.


Микросхема K561TP2 содержит четыре RS-триггера, что удобно для накопления 4-разрядных двоичных слов. Каждая защелка имеет третье выходное Z-состояние. Выходы переходят в Z-состояние, если на вход Е1 дается низкий уровень. Каждый триггер состоит из RS-защелки (два инвертора ИЛИ), инвертора и ключа коммутации КК, который управляется от шин Е и \bar{E} , объединяющих все четыре канала. Входов данных два: R и S. Низкие уровни на них состояние выходов не меняют. Если $R=1$ и $S=1$, триггер эту информацию не защелкивает, но на выходе Q транслируется $S=1$ (пока она присутствует).

Состояния RS-защелки в микросхеме K561TP2

Вход			Выход Q_n
E1	S_n	R_n	
Н	X	X	Z
В	В	Н	В
В	Н	В	Н
В	В	В	В
В	Н	Н	Не меняется




Применив RS-защелку, можем устранить генерацию ложных единиц, возникающих от дребезга переключаемого контакта S1. На выходе DD1 получим единственный гарантированный импульс записи.






Время задержки распространения сигнала для триггера K561TP2 не превышает 200 нс, время перехода к состоянию Z не более 100 нс.

Устройство на RS-триггерах позволяет последовательно загружать данные от четырех шин данных A...D в общую, выходную. Например, по команде Загрузка В (активный уровень – низкий) данные от выбранной шины В проходят через четыре усилителя микросхемы DD2, фиксируются четырьмя триггерами микросхемы DD6, если на входе разрешения этой шины E1В присутствует высокий уровень. На входах разрешения E1А, E1С, E1D должны быть низкие уровни, размыкающие выходы (следовательно, сигналы Загрузка В и Разрешение E1В должны быть инверсными). Выходные сигналы передаются в четырехпроводную шину через инверторы, содержащиеся в микросхеме DD9 K561ЛН2. Зафиксированные в DD6 данные можно на определенное время сохранить. Для полного сброса даем на вход R высокий уровень.




Микросхемы K176TM1 и K561TM2 содержат по два D-триггера, причем триггер в TM1 имеет только вход сброса R, а в TM2 есть оба входа асинхронного управления S и R. Триггер переключается по положительному перепаду на тактовом входе С, при этом логический уровень, присутствующий на входе D передается на выход Q. Входы сброса R и установки S триггера независимы от тактового входа С и имеют высокие активные уровни. Максимальная тактовая частота до 5 МГц, но время фронта тактового сигнала не должно превышать 5 мкс. С другой стороны, длительность тактового импульса не должна быть менее 100 нс. Время установления выходных данных более 25 нс.





Состояния D-триггера из микросхемы Л176ТМ2

Вход				Выход	
Синхронный		Асинхронный		Q	Q̄
C	D	R	S		
┌	H	H	H	H	В
└	B	H	H	B	H
X	X	B	H	H	B
X	X	H	B	B	H
X	X	B	B	B	B

Микросхема K561TM3 содержит четыре D-триггера, каждый из которых имеет индивидуальный вход D и два выхода Q и Q̄. Тактовый вход С – общий, как и вход переключения полярности Р. Если на входе Р уровень низкий, информация от входа D появится на выходе Q во время низкого уровня тактового импульса С. Если на входе Р – высокий уровень, данные передаются при высоком уровне на входе С.



Микросхемы K561TB1 состоят из двух независимых JK-триггеров. Каждый триггер имеет асинхронные входы R и S, два выхода Q и \bar{Q} . Данные можно подать на синхронные входы J и K согласно первым четырем строкам таблицы. Сигнал, поданный на вход J или K, появится на выходах Q и \bar{Q} после прихода на тактовый вход C положительного перепада. Отрицательный перепад на входе C на информацию в триггере не влияет.






Управление триггером в микросхеме K561TM3

Вход		Выход
C	P	
H	H	Трансляция D
L	H	Фиксация D
H	L	Трансляция D
L	L	Фиксация D

Состояния триггера в микросхемах K176 и K561TB1

Предыдущее состояние		C	Следующее состояние выходов		
входа			Q	\bar{Q}	
J	K	S	R	Q	\bar{Q}
V	H	H	H	V	H
V	H	H	H	V	H
H	V	H	H	H	V
H	V	H	H	V	V
V	V	H	H	x	Счет
X	V	H	H	X	H
X	H	V	V	X	V
X	V	V	V	X	V
					Не фиксируется

Если на вход C пришел перепад (положительный при P=0 и отрицательный при P=1), информация, присутствующая во время этого перепада на входе D, задерживается до прихода тактового импульса противоположной полярности. Длительность тактового импульса должна превышать 120 нс, время хранения состояния триггера также более 120 нс.




Последние три строки таблицы отображают действие асинхронных входов S и R. Пока на этих входах присутствует напряжение высокого уровня, на выходах Q и \bar{Q} также будут напряжения высокого уровня.

Максимальная тактовая частота для триггера из TB1 составляет 3 МГц (для делителя частоты :2). Длительность тактового импульса должна превышать 170 нс, однако время фронта и среза не должно быть короче 5 нс. Длительность импульсов S и R — не менее 120 нс.


1.6. Счетчики

Счетчики-делители составляют несколько групп: ИЕ3 – ИЕ5, ИЕ12 и ИЕ13 предназначены для построения схем электронных секундомеров, часов, таймеров; счетчики ИЕ8 и ИЕ9 имеют дешифрованные выходы (10 и 8 коммутаторных выводов соответственно); ИЕ11 и ИЕ14 – однотипные, реверсивные. Разные способы деления частот реализуются на счетчиках ИЕ2, ИЕ10, ИЕ16, ИЕ19.

Микросхема К176ИЕ1 – шестиразрядный счетчик-делитель, который удобно использовать совместно с таймером. Каждый отсчет кода на выходах соответствует отрицательному перепаду на тактовом входе С. Сброс выходных данных в ноль – асинхронный, когда на вход R придет высокий уровень.




Микросхема К176ИЕ2 – счетчик, который может работать как двоичный и как десятичный. Счетчик имеет пять двоичных выходов (выводы 10...14) и один десятичный (15). По входам S1...S4 (выводы 4...7) можно записать в счетчик предварительные данные. По входу R счетчику дается асинхронный сброс. На вывод 3 подается сигнал тактовой частоты f . По входу 2/10 переключается формат счета. Если на входе 2/10 уровень высокий, счетчик работает как двоичный; при низком, нулевом потенциале – как десятичный, и на выходе 15 появляются импульсы с частотой $f/10$.




Простейшее включение счетчика ИЕ2: выводы 2 и 16 соединить, выводы 4, 5, 6, 7 и 8 – заземлить. На вывод 3 подать частоту f . На выводах 14, 13, 12, 11, 10 появятся частоты $f/2$, $f/4$, $f/8$, $f/16$, $f/32$ соответственно. Вывод ЕС (т.е. 2) служит для разрешения счета.

Микросхема К176ИЕ3 – счетчик, который снабжен дешифратором для "зажигания" элементов семисегментных индикаторов. Тактовая частота f подается на вывод 4. На выводах 2 и 3 получим частоты $f/2$ и $f/6$. Выводы 8...13 и 1 – это выходы для присоединения к каждому из семи сегментов цифрового индикатора ИГ1.



Если индикатор светодиодный, с общим катодом, вывод 6 следует заземлить. Если индикатор с общим анодом, на вывод 6 надо дать высокий потенциал. Для жидкокристаллических индикаторов на этот выход G подается модулирующая частота 30...200 Гц. Сброс показаний индикатора в ноль дается по входу R: на вывод 5 подаем единицу.


Микросхема К176ИЕ4 – десятичный вариант предыдущего счетчика ИЕ3. Отличается тем, что на выводе 2 выделяется последовательность с частотой $f/10$, а на выводе 3 – $f/4$.



Назначение счетчиков ИЕ3 и ИЕ4 – обслуживание семисегментного индикатора в электронных часах или в цифровом измерительном приборе.

Микросхема К176ИЕ5 – счетчик для генерации секундных импульсов в электронных часах и других программаторах и таймерах. К выводам 9 и 10 подключается кварцевый резонатор, либо сюда подается эталонная частота от постороннего генератора. Частота кварцевого резонатора f может быть 16384 Гц (т.е. 2^{14} Гц), либо 32768 Гц, что соответствует 2^{15} Гц. На буферных выходах 11 и 12 присутствует сформированная последовательность единиц и ну-

лей с частотой f . На выводе 1 имеется частота $f/2^8$. Вывод 4 дает частоту $f/2^{14}$, а вывод 5 – $f/2^{15}$. Таким образом, на выводе 4 будет последовательность секундных интервалов при входной частоте $f = 2^{14}$, а на выводе 5 секундная последовательность появится при $f = 2^{15}$ Гц. Чтобы счетчик давал секундную последовательность, выводы 1 и 2 следует переключить, поскольку вывод 2 – это вход частоты $f/2^8$.




Микросхемы K176IE8 и K561IE8 – десятичные счетчики-делители. Они имеют 10 дешифрованных выводов Q0...Q9. Внутренняя схема содержит

пятикаскадный счетчик Джонсона и дешифратор, который преобразует двоичный код в сигнал, появляющийся последовательно на каждом выходе счетчика. Если на входе разрешения счета ЕС присутствует низкий уровень, счетчик выполняет свои операции синхронно с положительным перепадом на тактовом входе С. При высоком уровне на входе ЕС действие тактового входа запрещается и счет останавливается (см. третью линию на диаграмме). При высоком уровне на входе сброса R счетчик очищается до нулевого отсчета.

Состояния счетчика K176IE8 и K561IE8

Вход			Режим
R	C	ЕС	
В	Х	Х	Q0 = C _{вых} = В, Q1...Q9 = Н
Н	В	⎓	Счетчик работает
Н	⎓	Х	"
Н	Х	В	Код без изменений
Н	В	⎓	"
Н	⎓	Н	"




На каждом выходе дешифратора высокий уровень появляется только на период тактового импульса с соответствующим номером. Счетчик имеет выход переноса C_{вых}. Положительный фронт выходного сигнала переноса появляется через десять периодов тактовой последовательности и используется поэтому как тактовый сигнал для счетчика следующей декады. Максимальная тактовая частота – 2 МГц. Длительность импульса запрета счета должна превышать 300 нс, длительность тактового импульса не должна быть меньше, чем 250 нс, а сброса – 275 нс.


В схеме применения счетчика K561IE8 с укороченным циклом от выхода N, где 2 < N < 9, импульс подается на сброс RS-триггера (используются

ключи DD2.3 и DD2.4 дополнительной микросхемы K561IE5). Если N = 6, то счетчик IE8 будет работать как делитель на 6, что необходимо для устройства отсчета секунд и минут для часов. Выходной сигнал с частотой $f_{\text{вых}} = f_{\text{вх}}/N$ появляется на выходе переноса и используется для запуска следующего каскада. Дополнительный RS-триггер запускается при совпадении тактового импульса $f_{\text{вх}}$ и импульса нулевого отсчета от K561IE8.


Если выбрано N < 6, то на выходе переноса не сможет выделиться положительный фронт (см. диаграмму). В этом случае в качестве сигнала переноса (такт следующему счетчику) используйте импульс от выхода Q0. Счетчик IE8 – одна из наиболее популярных КМОП-микросхем.



Многокаскадная схема асинхронная, хотя каждый из счетчиков ИЕ8 и ИЕ9 – синхронные.



Длительность тактового импульса должна превышать 250 нс, поэтому максимальная тактовая частота – 2 МГц. При напряжении питания 15 В требуется обеспечить длительность импульса сброса более 300 нс, время его последнего действия составляет 275 нс. При напряжении питания $U_{и.п.} = 5 В$ оно окажется равным 1 мкс. Схема симметричного деления интервалов на число $2 < N < 8$ строится аналогично схеме для ИЕ8.






Состояния счетчика К561ИЕ9

Вход			Режим
R	C	EC	
B	X	X	Q0=C _{вых} =B, Q1...Q7=H
H	B	$\overline{\text{H}}$	Счетчик работает
H	$\overline{\text{H}}$	X	Код без изменений
H	X	B	"
H	B	$\overline{\text{H}}$	"
H	$\overline{\text{H}}$	H	"

Микросхема К561ИЕ9 – счетчик-делитель на 8. Однотипный с предыдущим, он имеет в основе четырехразрядный счетчик Джонсона. Особенность счетчика Джонсона – в выходном сигнале отсутствуют "кlyки" помех. Выходных состояний у данного счетчика – восемь, соответствующих счету от 0 до 7. Диаграмма выходных сигналов ИЕ9 совпадает с диаграммой ИЕ8 в части действия импульсов: запрет счета и сброса. При восьмом тактовом импульсе цикл счета завершает сигнал выходного переноса $C_{\text{вых}}$, положительный фронт которого использует как тактовый для последующего ИЕ9.

Микросхема К561ИЕ10 содержит два синхронных двоичных счетчика-делителя без дешифраторов. Каждый счетчик основан на четырех D-триггерах. Линии C и EC (тактовая и разрешения тактов) взаимозаменяемые, но отличаются противоположными активными уровнями, поэтому можно реализовать счет по каждому фронту такта: по положительному и по отрицательному.







В обычном режиме на вход \overline{EC} следует подать напряжение высокого уровня, поэтому ход счета окажется синхронным с каждым положительным тактовым импульсом. Счетчик работает при напряжении высокого уровня на входе сброса R. Нулевые уровни на выходах Q получатся, если на входе асинхронного сброса R будет присутствовать напряжение низкого уровня. По второй строке таблицы видно, что напряжение низкого уровня на тактовом входе может быть разрешающим, тогда тактовым станет вход EC.

Счетным перепадом будет отрицательный на входе \overline{EC} . Последовательное соединение синхронных счетчиков получается асинхронным.

Выход Q3 первого счетчика надо соединить с входом EC последующего, подав на его тактовый вход напряжение низкого уровня.


Состояния счетчика K561IE10

Вход			Режим
C	\overline{EC}	R	
H	B	H	Счетчик работает
X	X	H	Код не меняется
H	H	H	"
B	H	H	"
X	X	B	Код не меняется



При напряжении питания $U_{и.п.} = 15$ В максимальная тактовая частота достигает 4 МГц, минимальная длительность импульсов: сброса 80 нс, разрешения 140 нс. При питании 5 В значения этих параметров в три раза хуже: 1,5 МГц, 250 нс, 400 нс. Восьмая линия диаграммы сигналов показывает выходной сигнал Q3 (дес) десятичного варианта данного счетчика (микросхема CD4518В).

Микросхема K561IE11 – двоичный четырехразрядный реверсивный счетчик. Его удобно применять для подсчета приращения данных, причем несколько корпусов IE11 можно соединять в многокаскадные синхронные, либо асинхронные счетчики. У счетчика четыре выхода Q0...Q3, входы предварительной записи-установки S0...S3, а так же вход разрешения этой операции SE. Вход и выход переноса $\bar{C}_{вх}$ и $\bar{C}_{вых}$ имеют активные напряжения низкого уровня.




Активный тактовый перепад \bar{C} – положительный; сброс в ноль R – асинхронный при высоком уровне на входе R. Счет на увеличение и на уменьшение переключается по входу U/D (Больше/Меньше). Микросхема с читает, если на вход переноса $\bar{C}_{вх}$, а также на входе SE и R даны низкие уровни. Если на входе U/D высокий уровень, код на выходах будет увеличиваться. Если U/D присоединен к низкому уровню, содержимое счетчика будет уменьшаться на единицу при каждом положительном скачке на входе C.

Для асинхронного каскадирования следует соединить $\bar{C}_{вых}$ с тактовым входом C последующей микросхемы. При синхронном каскадировании следует тактовые входы соединить параллельно и дать сигнал переноса $\bar{C}_{вых}$ на вход переноса $\bar{C}_{вх}$ последующего, более старшего счетчика.


Сигнал U/D можно менять без помех для счета при высоком уровне на тактовом входе C.

Состояние счетчика K561IE11


Вход					Режим
C	$\bar{C}_{вх}$	U/D	SE	R	
X	B	X	H	H	Не считает
	H	B	H	H	Код меньше
	H	H	H	H	" "
X	X	X	B	H	Предварительная установка
X	X	X	B	B	Сброс




Микросхема К176ИЕ12 содержит два двоичных счетчика-делителя и генераторную часть. Микросхема специализирована для работы в электронных часах с динамической индикацией. Генератор стабилизируется кварцевым резонатором 32768 Гц, который вместе с сопутствующими деталями замыкает цепь обратной связи внутреннего генератора (выводы А и \bar{A} , т.е. 12 и 13). Для контроля работы генератора есть вывод К (14). Секундные метки дает делитель на 2^{16} на своем выходе S1 (вывод 4). На выходе S2 (вывод 6) – частота сигнала 2 Гц. Делитель вырабатывает сигнал $F = 1024$ Гц. Это звук для будильника (вывод 11). На выходах T1...T4 следуют импульсы с частотой 128 Гц, взаимно сдвинутые, как показано на диаграмме. Эти импульсы поочередно зажигают четыре индикатора минут и часов; скважность их свечения 1:4 позволяет экономить мощность потребления.




Второй делитель микросхемы дает минутные отсчеты, длительность которых 20 с. Он получает тактовую частоту $S1 = 1$ Гц и делит ее на 60. Сброс первому и второму счетчикам можно дать положительным импульсом по входам R1 (вывод 5) и R2 (вывод 9).



Микросхема К176ИЕ13 работает в комплекте с ИЕ12. Она содержит на кристалле: счетчики минут и часов, регистр памяти для будильника, цепи сравнения текущего и записанного времени, формирователь звукового сигнала. Приняв цифры в двоичном коде, микросхема последовательно переводит их в семисегментные, но с помощью дополнительных дешифраторов К176ИД2 или ИД3.




Когда от ИЕ12 приходит единица по проводу T1, на выходах Q0-Q3 появляется двоичный код текущей минуты, в момент T2 транслируется цифра десятка минут, T3 – единицы часов, T4 – первый или второй десяток часов. На эти же моменты подается импульс питания на соответствующий индикатор. На выходе С (вывод 12) – импульс мигающей секундной точки. Сигнал от вывода К (6) используется для гашения индикаторов через ИД2 или ИД3. От вывода 7 (HS) звуковой сигнал через драйвер возбуждает "пьезопищалку".



Микросхема К561ИЕ14 – четырехразрядный реверсивный счетчик. Может работать как двоичный и как десятичный. Для повышения быстродействия внутренняя структура снабжена схемой ускоренного переноса. У счетчика четыре разрядных выхода Q0...Q3 и выход переноса $C_{вых}$. Вход тактовых импульсов С единый на увеличение и на уменьшение. Если на дополнительной микросхеме К561ЛА7 собрать защелку, получим отдельные тактовые входы на увеличение и на уменьшение: C_U и C_D . Если на вход поступит высокий уровень, на вход переключе-

ния направления счета U/\bar{D} микросхемы ИЕ14 попадет низкий уровень и счет будет уменьшаться. На другом выходе С схемы формируется единая тактовая сетка, которую следует подать на вывод 15 ИЕ14.



Сигналы управления счетчиком K561IE14

Вход управления	Сигнал	Режим
Бинарный/Децимальный (V/D)	1 (В)	Двоичный счет
	0 (В)	Десятичный счет
Больше/Меньше (U/D)	1	Счет на увеличение
	0	Счет на уменьшение
Разрешение установки (SE)	1	Прием от параллельных входов
	0	Нет приема
Вход переноса (зпрет тактовых импульсов) (Cвх)	1	После тактового перепада не считает
	0	Считает


Запрещается счет, т.е. действие тактового импульса, если на вход переноса дается высокий уровень $C_{вх} = В$. С помощью входа разрешения предварительной записи SE, когда на нем присутствует напряжение высокого уровня, можно записать в счетчик начальный код по входам S0...S3. Если на эти провода поданы напряжения низкого уровня, то соответствующие разряды получают нулевой отсчет. Чтобы счетчик давал приращение (или уменьшение) содержимого на единицу при каждом положительном тактовом перепаде С, на входы Cвх и SE надо дать низкие уровни.

Нормальный уровень на выходе переноса Cвых высокий. Он переходит к низкому, если в режиме "Больше" счет стал максимальным (или минимальным в режиме "Меньше"). В это время на входе Cвх сигнал разрешающий, т.е. напряжение низкого уровня. Если вывод Cвых не используется, его следует подключить к нулю. Счет будет в двоичном формате, если на входе V/D (Бинарный/Децимальный) присутствует напряжение высокого уровня. Счет

десятичный получится, если на вход V/D дано напряжение низкого уровня. Счетчик увеличивает содержимое, если на вход U/D (Больше/Меньше) дан высокий уровень. При напряжении низкого уровня на входе U/D счет уменьшается.



Соединив параллельно тактовые входы нескольких ИЕ14, получим быстрый синхронный счет. Максимальная тактовая частота для счетчика K561IE14 – 2 МГц при $U_{и.п.} = 10 В$, время установления режимов после их переключения – более 460 нс, длительность времени импульса предварительной записи по входам S0...S3 не менее 320 нс (660 нс при питании 3 В).

Микросхема K561IE16 содержит 14-разрядный асинхронный счетчик пульсаций. Счетчик имеет каскад, обостряющий тактовые импульсы. Входная часть имеет формирователь и первый триггер "мастер-помощник". Выходной провод Q0 получает сигнал от буферного инвертора.




Счетчик сбрасывает выходные сигналы в ноль при напряжении высокого уровня на входе сброса R. Содержимое счетчика увеличивается как отклик на каждый отрицательный перепад на тактовом входе. Максимальная тактовая частота достигает 3 МГц, длительность импульса сброса должна превышать 550 нс.

Микросхема CD4060 – весьма популярный 14-разрядный двоичный счетчик-делитель пульсаций. Отличается от предыдущего выводами от входных инверторов, чтобы можно было использовать их в схеме автогенератора, а так же измененным, поэтому комплектом выходов разрядов. Между выводами 10 и 11 (C и \bar{C}) можно включить пьезорезонатор или конденсатор. Максимальная частота генерации – 4 МГц. От вывода 9 можно взять сформированную последовательность Cвых. Общий сброс выходов в ноль получится, если на вход R дать высокий уровень.





Микросхема K561IE19 – пятиразрядный синхронный счетчик по схеме Джонсона. От каждого триггера счетчика сделан инверсный выход $\bar{Q}0...Q4$ через буферные инверторы. Счетчик имеет пять входов предварительной записи $S0...S4$, тактовый

вход C, вход последовательных данных D, вход сброса R. Входами $S0...S4$ можно пользоваться, если подать высокий уровень разрешения установки на вход SE.




Показанная на диаграмме сигналов фазировка выходных импульсов $Q0...Q4$ позволяет строить на ИЕ19 каскады деления частоты на число N. Для деления на четное число $N = 2, 4, 6, 8, 10$ добавочные элементы не нужны. Требуется присоединить



к входу D выход $\bar{Q}4$ при делении на 10, $\bar{Q}3$ – на 8, $\bar{Q}2$ – на 6, $\bar{Q}1$ – на 4 и $\bar{Q}0$ – на 2. При необходимости деления на нечетное число к входу надо присоединить через двухходовой элемент И два выходных сигнала, выбрав их согласно рисунку. Максимальная тактовая частота для счетчика 2 МГц, максимальное время установления выходных сигналов – 300 нс.



Микросхема КР561ИЕ20 содержит 12-разрядный счетчик пульсаций с полным набором выходов Q_n от каждого разряда. Сброс в ноль асинхронный, если на вход R дан высокий уровень. Каждый шаг выходного кода появляется синхронно с отрицательным перепадом тактового импульса C, поскольку внутренние триггеры двухступенчатые "мастер-помощник". При напряжении питания 5 В импульс C должен быть длительнее 400 нс (при 10 В – 120 нс), но время спада и нарастания его не должны быть более 15 мкс. Длительность импульса Reset не менее 1,25 и 0,6 мкс соответственно.



1.7. Регистры

Среди микросхем среднего уровня интеграции, выполненных на логических элементах КМОП, важное место занимают четырех-, восьми- и двенадцатиразрядные регистры.

Микросхемы К561ИР2 содержат два независимых, четырехразрядных регистра сдвига. Все триггеры регистров двухступенчатые, D-типа. От каждого триггера есть выход Q. Данные вводятся через последовательный вход D, принимаются от этого входа и сдвигаются поразрядно после каждого положительного перепада на входе C. Сброс в ноль выходных данных Q происходит, когда на вход асинхронного сброса R дано напряжение высокого уровня.




Состояния регистра из микросхемы К561ИР2

Вход			Выход	
C	D	R	Q _c	Q _n
┌	H	H	H	Q _{n-1}
┌	B	H	B	Q _{n-1}
┌	X	H	Q1	Без изменения Q _n
X	X	B	H	H

Четыре выхода каждого регистра позволяют преобразовать последовательный код, принятый по входу D, в параллельный, отображаемый через четыре такта на выходах Q0...Q3. Из одного корпуса ИР2 можно сделать восьмиразрядный регистр-преобразователь, соединив последовательно оба регистра.


Тактовая частота регистра 2,5 МГц, но для устойчивости переключения триггеров длительность тактового перепада не должна превышать 15 мкс. В качестве формирователя используйте триггер Шмитта ТЛ1 или ТЛ2.

Микросхема К176ИР4 – 64-каскадный статический регистр сдвига. Данные подаем на первый каскад, (вход D, вывод 15). Они будут сдвигаться к выходам Q и \bar{Q} синхронно с положительным перепадом на входе C. Накопленное "длинное" слово надо хранить в регистре при низком уровне на входе C. Имеется вход режима M – mode control. Если M=0, регистр данные принимает от входа D; при M=1 включается режим рециркуляции, здесь вход данных Rcl, вывод 1.



Режимы К176ИР4

Режим		M	Бит в каскаде 1
Прием	Рецирк.		
1	X	0	1
0	X	0	0
X	1	1	1
X	0	1	0




Перенос в К176ИР4


D _n	C	D _{n+1}
0	┌	0
1	┌	1
X	└	Хранение

Несколько корпусов ИР4 можно соединить последовательно. Входы C либо просто соединяем вместе, либо используем выход задержанной тактовой последовательности CDL. В первом случае выше скорость работы, но требуется мощный драйвер импульсов C; во втором – упрощается схема формирования сигналов C, выход Q – мощный, работает на ТТЛ-нагрузку. Главное применение: последовательные регистры для задержки потока данных.

Микросхема K561IP6 – 8-разрядный, двунаправленный шинный регистр с входами и выходами как параллельными, так и последовательными. Регистр имеет: последовательный вход данных SI, тактовый вход C, вход EA разрешения линиям A, входы переключения асинхронного и синхронного режимов A/S, а также режимов последовательного и параллельного P/S. Имеется также вход управления A/B, на который подается сигнал, разрешающий прием данных от 8-разрядных шин A или B. Каждый из восьми разрядов регистра имеет два двунаправленных входа/выхода данных (всего 16). В зависимости от сигнала на входе A/B выбираются для работы с данными 8 линий A или восемь линий B.




Регистр K561IP6 применяется: для параллельного обмена информацией между двумя 8-разрядными шинами данных A и B; для преобразования последовательных данных в параллельные перед загрузкой их в шины A и B; для накопления и рециркуляции данных; для преобразования параллельных данных, пришедших по каждой шине, в последовательные, выходящие по одному проводу.



Внутри схемы регистра все триггеры двухступенчатые, D-типа с отдельными входами такта для ступеней "мастер" (вход СМ) и "помощник" (вход Сп). Сложная тактовая последовательность, гене-

рируемая внутри микросхемы, позволяет надежно переносить данные из первого триггера во второй как в синхронном, так и в асинхронном режимах. Для переключения направления записи данных на вход D-триггеров и съема данных с их выводов Q (далее – после инверторов), в схеме регистра используются ключи коммутации.




Если рассмотреть часть схема "Разряд 1", можно сделать вывод, что один из КК коммутирует последовательные данные от входа SI согласно сигналу управления, пришедшему на вход "Параллельно/Последовательно" P/S. По два КК обслуживают выводы A0 и B0. Нетрудно видеть: если замкнуть левые ключи этих пар, провода A0 и B0 станут входами (правые КК должны быть разомкнуты). Если поменять состояния этих пар КК, провода A0 и B0 станут выходами. Реально решается иная задача: все провода A и B по командам должны стать входами или выходами. Для такого переключения на вход A/B подается напряжение нужного уровня, а фазы переключения левых и правых КК выбраны противоположными.

Рассмотрим режимы работы регистра IP6. Параллельная работа регистра разрешается, если на вход P/S подано напряжение высокого уровня. В регистр данные, при этом, поступают синхронно с положительным тактовым перепадом, если на входе переключения режимов асинхронного и синхронного A/S присутствует напряжение низкого уровня. Если на входе A/S напряжение высокого логического уровня, режим приема становится асинхронным и не зависит от тактовых перепадов.

Вход переключения шин A/B меняет назначение линий A и B. Если на входе A/B – напряжение высокого уровня, линии A становятся входами, линии B – выходами регистра. Подав на вход A/B напряжение низкого уровня, меняем направление потока параллельных данных: они будут приниматься линиями B, а линии A станут выходами. Пользуясь входом EA разрешения линиям A, можно питать данными от одной шины несколько регистров K561IP6. Линии A будут подключены (разрешены), если на вход EA подано напряжение высокого уровня. Данные в регистре зафиксируются, если сигнал на входе A/B будет высокого., а на входе EA – низкого уровня.



Регистр работает в последовательном режиме, если на вход P/S подано напряжение низкого уровня. Данные через последовательный вход SI будут продвигаться по регистру синхронно с каждым положительным перепадом на тактовом входе. Вход A/S запрещается внутренней схемой, поэтому невозможен асинхронный последовательный режим.



Последовательно записанные в регистр данные отображаются на линиях В, если на входе А/В присутствует напряжение высокого уровня или на линиях А (на входе А/В – напряжение низкого уровня, а на входе ЕА – высокого). Все возможные 12 режимов работы регистра IP6 сведены в таблицу. Тактовая частота для данного регистра может превышать 3 МГц.

Регистр K561IP6 пригоден для построения многих устройств: регистры сдвига влево и вправо с параллельной и последовательной загрузкой, регистр хранения адреса, шинный регистр в системе, генератор псевдослучайных последовательностей, кольцевой или синхронный счетчики. Шестнадцати-

разрядный регистр может работать в режимах: параллельный прием – последовательная выдача, последовательный прием – параллельная выдача и последовательные как прием, так и выдача данных. Переключение этих режимов осуществляется с помощью сигналов, даваемых по двум входам P/S, A/S. Рассмотрим 16-разрядный регистр с последовательным входом и параллельными выходами по шинам А или В. Шины выбираются с помощью входов: А/В и разрешение ЕА, если уровни на них устанавливаются согласно первому и третьему столбцам таблицы режимов регистра.




Режим работы регистра K561IP6

Вход				Режим
EA	P/S	A/B	A/S	
Н	Н	Н	Х	Последовательный синхронный ввод данных; данных на параллельных выходах А нет
Н	Н	В	Х	Последовательный синхронный ввод данных; данные появляются на выходах В
Н	В	Н	В	Параллельный режим синхронных входов В; данных на выходах А нет
Н	В	Н	Н	Параллельный режим асинхронных входов В; данных на выходах А нет
Н	В	В	В	Параллельные входы данных А отключены; нет параллельных данных на выходах В; данные асинхронно сбрасываются
Н	В	В	Н	Параллельные входы данных А отключены; нет параллельных данных на выходах В; данные синхронно сбрасываются поразрядно
В	Н	Н	Х	Синхронный последовательный ввод данных; есть данные на параллельных выходах А


В	Н	В	Х	Синхронный последовательный ввод данных; есть данные на выходах В
В	В	Н	Н	Входы В синхронно параллельно принимают данные; на выходах А есть данные
В	В	Н	В	Входы В асинхронно принимают данные; на выходах А есть параллельные данные
В	В	В	Н	Входы А синхронно параллельно принимают данные; на выходах В – параллельные данные
В	В	В	В	Входы А асинхронно принимают данные; на выходах В – параллельные данные


Фазовый компаратор ФК, построен с помощью четырех двухвходовых инверторов $\bar{И}$ и двух первых каскадов регистра K561IP6. На выходе ФК появится напряжение $U_{и.п.}$, если частота $f_1 < f_2$, и нуль, если $f_1 > f_2$. При равенстве частот $f_1 = f_2$ на выходе присутствует симметричный меандр. Фазовый компаратор такого типа удобен для цифровых устройств с фазовой автоподстройкой (см. описание микросхем K564ГГ1 и CD4046).



Микросхема K561IP9 – четырехразрядный последовательно-параллельный регистр. Он имеет два последовательных входа J и \bar{K} . Если их соединить вместе, получим простой D-вход. Собственно регистр построен на D-триггерах, они соединяются последовательно ключами коммутации КК, если на вход переключения P/S (Параллельно/ Последовательно) подано напряжение низкого уровня. Если на входе P/S присутствует напряжение высокого уровня, КК размыкают последовательную связь триггеров, но к их D-входам подключаются линии параллельной загрузки регистра D0...D3. В случаях последовательной и параллельной загрузки информация может передвигаться по регистру согласно с положительным перепадом на входе С. Вход сброса R у регистра IP9 – асинхронный. Регистр имеет асинхронный вход T/C, логическими сигналами на котором переключается вид выходного кода: на выходах Q0...Q3 могут быть прямой или дополнительный комплемент.

Для получения прямого кода Т на вход T/C следует подать напряжение высокого уровня, при напряжении низкого уровня – код дополнительный (С) по отношению к хранящемуся в D-триггерах. Время установления сигнала по входам должно быть не менее 250 нс, длительность тактового импульса – не менее 250 нс, а импульс сброса – 200 нс.






Микросхема K176IP10 содержит четыре отдельных регистра. Два из них – четырехразрядные, два – 5-разрядные, имеющие выход и от четвертого разряда. Для всех регистров шина тактовых импульсов C-общая, однако каждый регистр имеет независимый путь данных от входов D1...D4 до выходов Q1...Q4.

Данные продвигаются по регистрам в момент отрицательных перепадов тактовых импульсов. Устанавливая между выводами микросхемы переключки, можно реализовать регистры с числом разрядов: 4, 5, 8, 9, 10, 12, 13, 14, 16, 17, 18.



В схеме D-триггера из K176IP10, как и в предыдущей схеме K561IP9, используются двухтактные ключи последовательной коммутации КК; тактовые сетки C и \bar{C} вырабатываются внутренней схемой. Если DD1.2 замкнут, инверторы DD1.3 и DD1.4 образуют кольцо-защелку.

Регистр K176IP10 обеспечивает сдвиг сигнала с тактовой частотой до 5 МГц. Он удобен как основа регистрового ЗУ.





Регистр K176IP10

D	C	D+1
0		0
1		1
X		Без изменений



Микросхема CD40108В носит название много-портовый регистр 4Х4 и содержит: четыре четырех-разрядных регистра, дешифратор записи адреса, два отдельных дешифратора считывания адресов и две выходные шины с третьим Z-состоянием, которые упрощают присоединение этого устройства к системе с шинной организацией.

Четырехпроводная входная шина (входы данных D0...D3) одинарная, выходная шина – двойная (выходы слова А: Q0...Q3 и выходы слова В: Q0...Q3). Выходные шины управляются независимо, при этом считывание из каждого из четырех регистров на шины А и В независимое. Запись слов в регистры так же независима. Микросхемы можно неограниченно каскадировать, наращивая как число слов, так и их длину.




Состояния микросхемы CD40108В (K561IP12)

Входы										Выходы		
C	WE	W1	W0	R1A	R0A	R1B	R0B	ZA	ZB	D _n 1	Q _n A 1	Q _n B 1
<u>i</u>	1	S1	S2	S1	S2	S1	S2	1	1	0	0	0
<u>i</u>	1	S1	S2	S1	S2	S1	S2	1	1	X	Z	Z
X	X	X	X	X	X	X	X	0	0	X		
<u>i</u>	1	0	0	0	1	1	0	1	1	D _n в слово 0	Слово 1	Слово 2
<u>i</u>	0	0	0	0	1	1	0	1	1	Слово 0 б/изм	Слово 1	Слово 2
X	X	X	X	1	0	0	1	1	1	X	Слово 2	Слово 1

Если на входе разрешения записи WE (write enable) присутствует высокий уровень 1, все входные провода защелкивают принятые данные после положительного перепада на тактовом входе С. Данные переводятся в слово, выбранное по линии записи адреса.

Если на входе WE=H, т.е. 0, действие входа С запрещено и данные микросхемой не принимаются. В любом случае к содержимому каждого слова можно иметь доступ по линии адреса считывания независимо от состояния входа С.

Микросхема CD40108В удобна для построения первичных устройств памяти, накопителей данных, арифметических блоков.




При напряжении питания $U_{и.п.} = 10$ В: минимальная длительность тактового импульса $t_W = 60$ нс, максимальная тактовая частота 5 МГц; время распространения $t_{зд.р.}^{Z,1} = 150$ нс, то же для Z-режима: $t_{зд.р.}^{1,0} = 60$ нс. Для входа разрешения записи WE относительно импульса С время установления: $t_{уст}^{WE} = 50$ нс и $t_{уст}^{WE} = 10$ нс. То же: для адреса $t_{уст}^A = 50$ нс и для данных $t_{уст}^D = 10$ нс.

С микросхемой CD40108В сходна микросхема K561IP12.

Микросхема K564IP13 – двенадцатиразрядный регистр последовательного приближения. Его можно использовать для построения ЦАП и АЦП на цифровой базе как КМОП, так и ТТЛ. Этот регистр может работать также как накопительный, либо как регистр, повторяющий одну и ту же (рутинную) управляющую программу. Регистры IP13 пригодны для наращивания их емкости. Они работают как в непрерывном, так и старт-стопном режимах. В схемах ЦАП резистивные матрицы R-2R можно с некоторыми условиями подключить непосредственно к выходам регистра IP13 без микросхемы аналоговых ключей.

Регистр имеет тактовый вход С, последовательный вход D, куда подаются входные данные, вход разрешения регистру E. Вход E применяется при наращивании числа разрядов. Если оно не требуется, вход E присоединяется к нулю. Когда на выходе E присутствует напряжение высокого уровня 1, на выходе Q11 появляется логическая 1 и преобразование запрещается. Выход Q11 – прямой для





старшего значащего разряда СЗР; имеется и инверсный выход СЗР, т.е. Q11. Регистр имеет выходы от каждого из 12 разрядов; от Q0 (младший ЗР) до Q11 (СЗР). Вход \bar{St} – стартовый, задерживающий. Он служит для запуска цикла преобразования, которое начнется, если на вход \bar{St} поступит напряжение низкого уровня в момент последнего периода единицы на входе С. При этом на выходе Q11 (СЗР) появляется напряжение низкого уровня, на всех остальных: Q0...Q10 – напряжение высокого уровня. Этот момент соответствует на диаграмме положительному фронту импульса 1 из тактовой последовательности С. Последовательность импульсов, поступающих на вход D (на диаграмме показана последовательность, у которой чередуются высокие и низкие уровни D) синхронно с тактовыми периодами, с задержкой на один период тактового импульса записываются в разряды регистра от Q11 к Q0. На последовательном выходе данных D0 входная последовательность задерживается на один период. На выходе QCC окончание преобразования отображается отрицательным перепадом.

Диаграмме соответствует таблица, где перечислены все состояния на 14 периодов тактовой последовательности импульсов на входе С. Пятнадцатая строка таблицы показывает, что при напря-


жении вы аокого уровня на входе \bar{E} преобразования запрещаются. Для запуска регистра необходимо, чтобы совпало присутствие напряжений низкого уровня на входах \bar{E} и \bar{St} . В схемах АЦП на вход D поступает решение от компаратора: оставить или стереть единицу в данном разряде.

При напряжении 5 В время задержки от входа С до выходов Q0...Q11, D0 и QCC не превышает 350 нс (при питании 10 В – не более 150 нс). Минимальная длительность тактового перепада должна превышать 250 нс для напряжения питания 5 В и 100 нс для 10 В (соответственно, максимальная тактовая частота 2 и 5 МГц). При напряжении питания 15 В регистр IP13 потребляет статический ток не более 0,3 мА.



Состояния регистра K564IP13

Отрезок времени t_n	Вход				Выход												\overline{CC}	
	D	\overline{S}	\overline{E}	DO	Q11	Q10	Q9	Q8	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0		
0	X	H	H	X	X	X	X	X	X	X	X	X	X	X	X	X	X	
1	D11	B	H	X	H	B	B	B	B	B	B	B	B	B	B	B	B	
2	D10	B	H	D11	D11	H	B	B	B	B	B	B	B	B	B	B	B	
3	D9	B	H	D10	D11	D10	H	B	B	B	B	B	B	B	B	B	B	
4	D8	B	H	D9	D11	D10	D9	H	B	B	B	B	B	B	B	B	B	
5	D7	B	H	D8	D11	D10	D9	D8	H	B	B	B	B	B	B	B	B	
6	D6	B	H	D7	D11	D10	D9	D8	D7	H	B	B	B	B	B	B	B	
7	D5	B	H	D6	D11	D10	D9	D8	D7	D6	H	B	B	B	B	B	B	
8	D4	B	H	D5	D11	D10	D9	D8	D7	D6	D5	H	B	B	B	B	B	
9	D3	B	H	D4	D11	D10	D9	D8	D7	D6	D5	D4	H	B	B	B	B	
10	D2	B	H	D3	D11	D10	D9	D8	D7	D6	D5	D4	D3	H	B	B	B	
11	D1	B	H	D2	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	H	B	B	
12	D0	B	H	D1	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	H	B	
13	X	B	H	D0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	H	
14	X	X	H	X	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	H	
	X	X	B	X	B	Без изменений												



В схеме АЦП IP13 может обслуживать микросхему ключей токов, которые замыкаются как при входных напряжениях низкого, так и высокого уровней. Чтобы получить пределы ошибки АЦП $\pm 1/2$ от значения ступеньки МЗР, на вход компаратора полезно давать начальный сдвиг нуля на полступеньки МЗР.

Если регистр IP13 использован в схеме АЦП двухполярного сигнала, компаратору надо дать опорное напряжение смещения на половину шкалы преобразователя. Выход Q11 в таком преобразователе используется как разряд знака шкалы: плюс или минус, поскольку ступенька 11-го разряда СЗР как раз соответствует половине напряжения шкалы. Напряжения высокого и низкого уровней на выходе Q11 будут отображать полярность входного сигнала.


Чтобы IP13 надежно запускался в режиме непрерывного преобразования, необходимо на вход St дать через элемент ИЛИ сигналы от QCC и от выхода регистра, соответствующего длине слова преобразователя. В схеме 12-разрядного АЦП от выводов регистра непосредственно берутся токи питания для резистивной матрицы R-2R (здесь R = 50 кОм). Регистр работает непрерывно, циклически, для чего выход QCC соединен со входом St. Чтобы не допускать ошибок в СЗР, для питания трех старших вы-

дов матрицы используются дополнительные усилители стекающего тока (схемы ПУЗ, ПУ4: три для разряда Q11, два – для Q10 (один для Q9)). Регистр питается от источника опорного напряжения $U_{оп} = 10$ В. Это напряжение шкалы, поэтому источник его должен быть высококачественным по всем параметрам.

В схеме 8-разрядного АЦП сигнал окончания преобразования берется от выхода Q3.

Микросхема КР1561IP14 – четырехразрядный регистр, состоящий из D-триггеров, после которых включены буферные ЛЭ, имеющие Z-состояние. Входное слово D1...D4 записывается в триггеры и появляется на выеодах после положительного перепада на входе С, если на обоих входах разрешения E11 и E12 присутствуют низкие логические уровни. Если на одном из этих входов присутствует единица, данные появятся только на момент t_n , а в последующий t_{n+1} – будут сброшены.

Буферные усилители передают слово Dn на выходы Qn, если сразу на оба вывода разрешения E01 и E02 даны нули. Выходы Q перейдут в Z-состояние, если на одном из этих входов присутствует единица. Сигнал включения Z-состояния не влияет на прием тактового перепада С и, следовательно, на запись слова D1...D4 в триггеры.




Состояния регистра K1561IP14

Вход					Выход	
R	C	E11	E12	D	t_n	t_{n-1}
1	X	X	X	X	Q_n	0
0	0	X	X	X	Q_n	0
0	1	X	X	X	Q_n	0
0	1	0	0	1	Q_n	1
0	1	0	0	0	Q_n	0
0	1	X	X	X	Q_n	0
0	1	X	X	X	Q_n	0

Микросхема KP1561IP15 – двунаправленный универсальный четырехразрядный регистр сдвига. У него есть четыре параллельных входа записи: D0...D3 и четыре параллельных выхода Q0...Q3. Имеются два последовательных входа записи: слева-направо SIL и справа-налево SIR. Эти входы отключаются, если происходит параллельная загрузка, когда на входах S0 и S1 присутствуют единицы, а на тактовом входе C – положительный перепад.


Для сдвига вправо и влево следует подать 1 на входы S0 и S1. Сдвиг от входов SIL или SIR поразрядный, синхронный с каждым положительным перепадом C. Тактовый вход запрещен, если S0=S1=0. Сигналы S0 и S1 надо менять, когда C=0. При сбросе $\bar{R}=0$ на всех выходах появляются нули. Регистр удобен как преобразователь последовательного кода в параллельный.




Режимы регистра IP15

Режим	C	S0	S1	\bar{R}
Нет изменений	X	0	0	1
Сдвиг вправо Q1→Q3	1	1	0	1
Сдвиг влево Q0←Q3	1	0	1	1
Загрузка D0...D3	1	1	1	1
Сброс	X	X	X	0


Микросхема KP1561IP1 – это 8-разрядный сдвиговый регистр с защелками по входам каждого разряда и буферными усилителями с Z-состоянием. Слово записывается поразрядно от последовательного входа SI. Слово можно затем параллельно передать в шину данных системы. Данные сдвигаются синхронно с положительным перепадом на входе C. Микросхема имеет вход строба. Если St = 1, данные из последовательного регистра переписываются в защелки. Выходные буферные усилители передают данные на выходы Q1...Q8, если на входе разрешения EO=1. Последовательный выход Qs нужен для каскадирования регистров. Данные на выходах регистра синхронны с быстрым положительным перепадом на входе C. На выходе Qs эта же информация появляется синхронно с отрицательным перепадом импульса C. Этот перепад может быть достаточно медленным. Регистр удобен как накопитель слова от цифрового датчика. Сходные микросхемы: MC14094В и CD4094В.





Состояния регистра K1561PP1

C	E0	St	D	Q1	Q _n	Q _s	Q' _n
	0	X	X	Z	Z	Q7	б/и
	0	X	X	Z	Z	б/и	Q7
	1	0	X	б/и	б/и	Q7	б/и
	1	1	0	0	Q _{n-1}	Q7	б/и
	1	1	1	1	Q _{n-1}	Q7	б/и
	1	1	1	б/и	б/и	б/и	Q7





1.8. Дешифраторы

Дешифраторные микросхемы помогают преобразовать двоичные коды в десятичные, восьмеричные, гексадецимальные и другие специальные. Ряд таких микросхем предназначен для отображения цифр на семисегментных индикаторах – "восьмерках".

Микросхема K561ИД1 – универсальный дешифратор. Преобразует входной 4-разрядный двоично-десятичный код в десятичный или 4-разрядный двоичный в октальный; ИД1 имеет десять выходов. При октальном, т.е. восьмеричном коде, используются восемь выходов. У дешифратора четыре входа A...D. Для октального кода нужны только три входа A...C. Вход D, если на нем напряжение высокого уровня, используется как запрещающий при октальном преобразовании. Если вход D не используется, на него подаем нуль напряжения. Вход младшего разряда A.

Время задержки распространения от входов до выходов не превышает 290 нс, время установления – менее 150 нс.


Как пример показана схема преобразователя 4-разрядного кода в десятичный или 16-ричный, по-другому, гексадецимальный с таблицей кодов.



Состояние дешифратора K561ИД1

Вход				Выход									
D	C	B	A	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7	Q8	Q9
Н	Н	Н	Н	В	Н	Н	Н	Н	Н	Н	Н	Н	Н
Н	Н	Н	В	Н	В	Н	Н	Н	Н	Н	Н	Н	Н
Н	Н	В	Н	Н	Н	В	Н	Н	Н	Н	Н	Н	Н
Н	Н	В	В	Н	Н	Н	В	Н	Н	Н	Н	Н	Н
Н	В	Н	Н	Н	Н	Н	Н	Н	В	Н	Н	Н	Н
Н	В	В	Н	Н	Н	Н	Н	Н	Н	В	Н	Н	Н
Н	В	В	В	Н	Н	Н	Н	Н	Н	Н	В	Н	Н
В	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	В	Н
В	Н	Н	В	Н	Н	Н	Н	Н	Н	Н	Н	Н	В
В	Н	В	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
В	Н	В	В	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
В	В	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
В	В	В	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
В	В	В	В	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н


В первых четырех колонках D...A последовательно перечислены 16 возрастающих состояний двоичного кода от 0000 до 1111. Последующие две колонки отведены гексадецимальным кодам: двоичному и коду Грея, колонки 7...10 содержат четырехразрядные десятичные коды: код "без трех", код Грея "без трех", код Айкена, код формата 4-2-2-1. В колонке номеров выходов указаны выходные высокие уровни. Выбрав номер выхода N от 0 до 15, по строке, где зафиксировано, что на этом выходе появилось напряжение высокого уровня, можем определить, какая цифра соответствует в данной ситуации каждому из шести вышеперечисленных кодов. В кодах "без трех" не используются три комбинации, где мало младших единиц В, или, наоборот, мало младших нулей Н.



Состояния дешифраторов K561ИД1 для разных кодов

Вход				Гексадецимальный код		Децимальный код				Номер выхода						
D	C	B	A	Код двоичный 4 бита	Код Грея 4 бита	Код "без трех"	Код Грея "без трех"	Код Айкена	Код 4-2-2-1	0	1	2	...	13	14	15
Н	Н	Н	Н	0	0			0	0	В						
Н	Н	Н	В	1	1			1	1		В					
Н	Н	В	Н	2	3		0	2	2			В				
Н	Н	В	В	3	2	0	3	3					В			
Н	В	Н	Н	4	7	1	4	4								
Н	В	Н	В	5	6	2			3							
Н	В	В	Н	6	4	3	1		4							
Н	В	В	В	7	5	4	2									
В	Н	Н	Н	8	15	5										
В	Н	Н	В	9	14	6			5							
В	Н	В	Н	10	12	7	9		6							
В	Н	В	В	11	13	8		5								
В	В	Н	Н	12	8	9	5	6								
В	В	Н	В	13	9		6	7	7						В	
В	В	В	Н	14	11		8	8	8							В
В	В	В	В	15	10		7	9	9							В

Микросхемы К176ИД2 и ИД3 предназначены для управления 7-сегментным светодиодным индикатором. Микросхемы принимают четырехразрядный код D3...D0 от 0000 до 1001 – "девять". Более старшие комбинации не отображаются. Если на вход S (вывод 1) даем "единицу", микросхемы транслируют входной код на индикатор. При S=0 сигнал защелкивается, и остается на индикаторе. Входы Dn сигнал не принимают.




Режимы дешифраторов К176ИД2, ИД3

Входы							Индикатор	
S	K	M	D3	D2	D1	D0		
V	H	H	0	0	0	0	0	
V	H	H	0	0	0	1	1	
V	H	H	0	0	1	0	2	
V	H	H	0	0	1	1	3	
V	H	H	0	1	0	0	4	
V	H	H	0	1	0	1	5	
V	H	H	0	1	1	0	6	
V	H	H	0	1	1	1	7	
V	H	H	1	0	0	0	8	
V	H	H	1	0	0	1	9	
H	H	H	X	X	X	X	Dn	
X	V	H	X	X	X	X	Гашение	
V	H	V	Dn					




Микросхема ИД3 отличается открытыми стоками на выходах. Если на вывод M (вывод 6) дать "единицу", выходные провода будут работать с активным нулем: индикатор с общим анодом. Заземлив вывод M, получаем активные выходные высокие уровни для обслуживания индикаторов с общим катодом.

Единица, поданная на вход K, гасит знак индикатора, ноль – разрешает индикацию. Ток выхода каждого сегмента не должен превышать 9 мА.



Микросхема 564ИД4 – аналог CD4055А – дешифратор, переводящий двоичный позиционный код в десятичный эквивалент (одна декада: 0...9). К выводам ИД4 подключается 7-сегментный жидкокристаллический индикатор (ЖКИ, liquid crystal display – LCD), причем микросхема имеет вывод сформированного напряжения модуляции для ЖКИ.



Микросхема может получать два напряжения питания $U_{и.п.}$ (вывод 16) и $-U_{и.п.}$ (вывод 17). Входной скачок однополярный (от 0 к $+U_{и.п.}$) после каскадов сдвига уровня станет двухполярным. Внутренняя схема позволяет увеличить почти в 4 раза результирующий потенциал, выделяющийся на сегменте ЖКИ, в сравнении с входным модулирующим напряжением. Например, если $U_{мод} = 4$ В, результирующее напряжение $U_{жкн} = 15$ В. Повышенное напряжение между сегментом ЖКИ и его общей проводящей поверхностью необходимо для индикаторов большого размера. Пределы модулирующей частоты: от 30 Гц (ниже заметно мерцание ЖКИ) до 200 Гц – предел быстродействия ЖКИ. Внутренний сигнал разрешения входа сегмента EI формируется для того, чтобы зажегся только выбранный сегмент.




Микросхема К564ИД5 аналогична микросхеме CD4056. Этот дешифратор несколько отличается от предыдущей схемы ИД4 (CD4055). Четырехразрядный входной код: $A=2^0$, $B=2^1$, $C=2^2$, $D=2^3$ подается на триггеры-защелки. Если на входе разрешения E установлено напряжение высокого уровня, данные будут передаваться от входов A...D далее к выходам a...g. Низкий уровень на входе E защелкивает данные, соответствующие сегменты индикатора останутся выбранными.



Состояния дешифратора К564ИД5

Вход				Выход							Индикатор
D	C	B	A	a	b	c	d	e	f	g	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	1	0	0	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	1	0	1	5
0	1	1	0	1	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9
1	0	1	0	0	0	0	1	1	1	0	L
1	0	1	1	0	1	1	0	1	1	1	H
1	1	0	0	1	1	0	0	1	1	1	P
1	1	0	1	1	1	1	0	1	1	1	R
1	1	1	0	0	0	0	0	0	0	1	-
1	1	1	1	0	0	0	0	0	0	0	-

От входных защелок данные поступают на схему сдвига уровней, у которой есть дополнительный вход переменного напряжения. Схема сдвига уровня позволяет расширить в сторону отрицательной пол орности амплитуду переменного напряжения на индикаторе. С этой целью у микросхемы сделан вывод отрицательного питания $-U_{и.п.и}$. С этими импульсами увеличенной амплитуды работают дешифраторы и семь усилителей сигналов сегментов a...g.





"Зажигается" сегмент с помощью входа F, потенциал на котором может перевести выходные сигналы сегментов на высокий или низкий уровни, либо подать на них переменные прямоугольные импульсы модуляции. Если на входе F – напряжение низкого уровня, на выходах выбранных сегментов появятся высокие уровни. Если на входе F – высокий уровень, на этих сегментах окажется низкий уровень. Поскольку выходы a...g инверсные по отношению ко входу, напряжение, поданное на вход F, окажется на выходах сегментов в противофазе.

Амплитуда переменного напряжения на сегменте соответствует сумме $U_{и.п.с.} + U_{и.п.и}$. Входные сигналы A...D могут иметь ТТЛ-уровни.

Выходные усилители дешифратора ИД5 дают на индикатор переменное напряжение с частотой $F = 30...200$ Гц и амплитудой в два раза превышающей напряжение питания. Разделительные конденсаторы не нужны.


Дешифраторы ИД4 и ИД5 обеспечивают экономичную работу 7-сегментного индикатора – ЖКИ. С помощью этих дешифраторов можно строить узлы дисплеев общего применения, настольных и настенных часов, панельных измерителей, мультиметров, автомобильных приборов.

Микросхема 564УМ1 (CD4054A) используется в комплекте с микросхемами ИД4 и ИД5, либо самостоятельно. Имея выводы для двухполярного питания (7 и 16), микросхема обеспечивает такое же модуляционное напряжение на сегментах, как в ИД4. Микросхема УМ1 имеет четыре независимые входные защелки, поэтому применяется аналогично ИД5, но только для индикации десятичных запятых, точек, линеек, колонок, знаков полярности и других стандартных знаков.





Если удвоение напряжения не требуется, вывод 7 надо присоединить к выводу 8. Защелка транслирует входной код, если на входе EI уровень высокий. Если EI=N, сегмент остается выбранным. Две микросхемы УМ1 можно включить после микросхемы ИД5, у которой нет вывода для отрицательного питания, чтобы получить учетверенную относительно напряжения питания амплитуду сигнала между сегментом ЖКИ и общей плоскостью.

Кроме того, микросхема К564УМ1 удобна как четырехканальный драйвер для аналогового коммутатора двухполярных сигналов К561КТ3.




Микросхема КР1561ИД6 содержит два двухразрядных дешифратора-коммутатора со стробированием по входу \bar{E} . Если $\bar{E}=1$, на всех выходах Q0...Q3 окажутся нули. При наборе двоичного кода

на входах А, В (при $\bar{E}=0$) на выходах Q0...Q3 появляются единицы. Если вход \bar{E} используется как сигнальный, дешифраторы можно каскадировать.



Микросхема КР1561ИД7 имеет инвертированные по сравнению с ИД6 выходы. Выбранный выход имеет нулевой выходной уровень, а при $\bar{E}=1$ на всех выходах появляются единицы.



Состояния для КР1561ИД6/ИД7


Вход		Выход								
		КР1561ИД6				КР1561ИД7				
\bar{E}	В	А	Q3	Q2	Q1	Q0	$\bar{Q}3$	$\bar{Q}2$	$\bar{Q}1$	$\bar{Q}0$
0	0	0	0	0	0	1	1	1	1	0
0	0	1	0	0	1	0	1	1	0	1
0	1	0	0	1	0	0	1	0	1	1
0	1	1	1	0	0	0	0	1	1	1
1	X	X	0	0	0	0	1	1	1	1

1.9. Арифметические схемы

Группа микросхем средней интеграции предназначена для узлов, выполняющих простые арифметические операции и вспомогательные логические, такие, как проверка слова на четность, сравнение двух байтов (компаратор). Универсальными свойствами обладает арифметико-логическое устройство – АЛУ ИПЗ. Чтобы каскадировать несколько 4-разрядных АЛУ, необходима микросхема ИП4, содержащая схему ускоренного переноса для быстрого параллельного суммирования 4-разрядных слов.

Действие ОЗУ можно изучить на примере матрицы 256x1 бит РУ2.

Микросхема К561ИМ1 содержит четыре узла поразрядного суммирования – полные сумматоры и параллельную схему ускоренного переноса (выход $C_{\text{вых}}$). Такая структура повышает быстродействие многоразрядных арифметических устройств, состоящих из нескольких сумматоров ИМ1. Сумматор имеет четыре пары входов: $A_0, B_0 \dots A_3, B_3$, на которые подаются два четырехразрядных слова A и B . От предшествующего сумматора на вход $C_{\text{вх}}$ можно принимать бит переноса. Кроме сигнала ускоренного переноса $C_{\text{вых}}$ на выходе присутствуют четыре разряда суммы: $S_0 \dots S_3$.




В этой схеме два сумматора ИМ1 работают как преобразователь двоично-десятичного кода формата 1-2-4-8 в двоичный, семиразрядный.

Здесь показана схема суммирования двух 16-разрядных слов $A_0 \dots A_{15}$ и $B_0 \dots B_{15}$.


Состояния сумматора К561ИМ1

Вход			Выход	
A	B	$C_{\text{вх}}$	$C_{\text{вых}}$	S
0	0	0	0	0
1	0	0	0	1
0	1	0	0	1
1	1	0	1	0
0	0	1	0	1
1	0	1	1	0
0	1	1	1	0
1	1	1	1	1



Время задержки распространения сигнала от входов A_i, B_i к выходу S_i , а также от входа $C_{\text{вх}}$ до S_i не более 325 нс (питание 10 В). Время установления высокого или низкого сигналов на выходах суммы 550 нс. При напряжении питания 5 В значения этих параметров удваиваются.



Выход двоичного кода



Микросхема К564ИП6 (CD4010B) – девятиразрядное устройство проверки на четность, принимающее 8-разрядный код D0...D7, а по девятому проводу контрольный разряд D8. Схема имеет два выхода: четный Q_{чт} и нечетный Q_{нчт}. На отдельный вход E $\bar{1}$ может подаваться сигнал запрета. При напряжении высокого уровня на входе E $\bar{1}$ оба выходных сигнала переходят на низкий уровень.





Состояния схемы проверки четности К564ИП6

Вход		Выход	
Сумма единиц на входах D0...D8	Запрет E $\bar{1}$	Q _{чт} (четная)	Q _{нчт} (нечетная)
Четная	0	1	0
Нечетная	0	0	1
X	1	0	0

Микросхему используют либо для проверки четности, либо как генератор разряда четности. В первом случае проверяем принятое 8-разрядное слово на четность, сравнивая сумму его единиц с контрольным, девятым разрядом. Во втором случае передаем в линию контрольный разряд четности. Он будет сопровождать слово при передаче, чтобы можно было проверить правильность его приема.

Передавая в линию два сигнала Q_{чт} и Q_{нчт} и используя на приеме входы E $\bar{1}$ и D8, можно вырабатывать сигнал запрета ошибочного слова. Время задержки распространения данных не превышает 125 нс при напряжении питания 10 В и 400 нс при питании 5 В.





Микросхема К561СА1 – 12-разрядная схема проверки на четность. В отличие от предыдущей имеет один выход Q и 13 входов, один бит – контрольный. По таблице можно определить состояние выхода Q в зависимости от четности или нечетности суммы напряжений высоких уровней. Если необходимо каскадировать две схемы К561СА1, выход первой микросхемы следует присоединить ко входу А12 второй.



Состояния устройства проверки на четность К561СА1

Состояния входов A0...A12	Выход Q
На всех 13 входах уровень Н	Н
На любом 1 входе уровень В	В
На любых 2 входах уровень В	Н
На любом нечетном числе входов (<13) уровень В	В
На четном числе входов уровень Н	Н
На всех 13 входах уровень В	В

Микросхема К561ИП2 – цифровой компаратор. Она сравнивает два четырехразрядных кода и имеет три выхода Q_{A<B}, Q_{A>B} и Q_{A=B}, отображающие неравенство или равенство двоичных или двоично-десятичных слов. Восемь входов микросхемы используются для приема входных слов A0...A3 и B0...B3. Три входа используются для наращивания числа разрядов устройства сравнения: A>B, A<B и A=B. Если включен только один корпус К561ИП2, на вход A=B дать напряжение высокого уровня, а на A<B и A>B – низкого.





На функциональной схеме 12-разрядного устройства сравнения двух чисел входы данных трех микросхем образуют параллельные шины данных. Входы и выходы микросхем "равенство-неравенство" соединены последовательно. Время задержки кода в первой K561ИП2 не превышает 250 нс, в каждой последующей – 200 нс.


Состояния цифрового компаратора K561ИП2

Вход сравнения				Вход каскадирования			Выход		
A3, B3	A2, B2	A1, B1	A0, B0	A>B	A<B	A=B	Q<sub>A>=B	Q<sub>A<B	Q<sub>A>B
A ₃ >B ₃	X	X	X	X	X	X	В	Н	Н
A ₃ <B ₃	X	X	X	X	X	X	Н	В	Н
A ₃ =B ₃	A ₂ >B ₂	X	X	X	X	X	В	Н	Н
A ₃ =B ₃	A ₂ <B ₂	X	X	X	X	X	Н	В	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ >B ₁	X	X	X	X	В	Н	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ <B ₁	X	X	X	X	Н	В	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ >B ₀	X	X	X	В	Н	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ <B ₀	X	X	X	Н	В	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	В	Н	Н	В	Н	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	Н	В	Н	Н	В	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	Н	Н	В	Н	Н	В
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	В	Н	В	В	Н	В
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	В	В	В	В	В	В
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	В	В	Н	В	В	Н
A ₃ =B ₃	A ₂ =B ₂	A ₁ =B ₁	A ₀ =B ₀	Н	Н	Н	Н	Н	Н

Микросхема К564ИП3 – параллельное 4-разрядное АЛУ. Оно может выполнять либо 16 логических, либо 16 арифметических операций. Эти режимы переключаются логическими сигналами, подаваемыми на вход М. Если дан уровень низкий, выполняются арифметические операции; если высокий – логические. При арифметических операциях есть переносы в старшем разряде, при логических – нет.

АЛУ имеет четыре пары входов для двух четырехразрядных слов: А0...А3 и В0...В3, а также четыре выхода F0...F3, на которых появляется слово – результат логической или арифметической операции.






Вход выбора функции				Активные – низкие уровни		Активные – высокие уровни	
S3	S2	S1	S0	Логические функции (M=B)	Арифметические функции (M=H, Cn=H)	Логические функции (M=B)	Арифметические функции (M=H, Cn=H)
H	H	H	H	\bar{A}	A-1	\bar{A}	A
H	H	H	B	$\bar{A}\bar{B}$	AB-1	$\bar{A}+\bar{B}$	A+B
H	H	B	H	$\bar{A}+B$	AB-1	$\bar{A}\bar{B}$	A+B
H	H	B	B	1	-1	0	-1
H	B	H	H	$\bar{A}+\bar{B}$	A+(A+B)	$\bar{A}\bar{B}$	A+AB
H	B	H	B	\bar{B}	AB+(A+B)	\bar{B}	(A+B)+AB
H	B	B	H	$\bar{A}\bar{B}$	A-B-1	A⊕B	A-B-1
H	B	B	B	A+B	A+B	$\bar{A}\bar{B}$	$\bar{A}\bar{B}$ -1
B	H	H	H	$\bar{A}\bar{B}$	A+(A+B)	$\bar{A}+B$	A+AB
B	H	H	B	A⊕B	A+B	A⊕B	A+B
B	H	B	H	B	AB+(A+B)	B	(A+B)+AB
B	H	B	B	A+B	A+B	AB	AB-1
B	B	H	H	0	A+A	1	A+A
B	B	H	B	AB	AB+A	A+B	(A+B)+A
B	B	B	H	$\bar{A}\bar{B}$	$\bar{A}\bar{B}+A$	A+B	(A+B)+A
B	B	B	B	A	A	A	A-1

Нужную операцию арифметическую или логическую выбирают с помощью кода на входах S0...S3. АЛУ можно использовать с активными напряжениями высокого или низкого уровней. Переименовав уровни, можно значительно расширить комплект логических функций. Наименование входов и выходов АЛУ при высоких и низких логических уровнях отличаются.

АЛУ имеет внутреннюю схему ускоренного переноса СУП с выходами G-генерация переноса и P-распространение переноса. Многоразрядные АЛУ собираются из нескольких корпусов К564ИП3 совместно с внешней СУП К564ИП4. АЛУ имеет вход для приема уровня переноса Cn и выход сигнала переноса Cn+4, т.е. после 4-разрядного сумматора. Пульсирующим выходом переноса Cn+4 можно пользоваться в схемах многоразрядных АЛУ, если скорость работы не лимитируется.



Использование выводов Cn и Cn+4 микросхемы К564ИП3 для сравнения чисел



Активный – высокий уровень			Активный – низкий уровень		
Вход Cn	Выход Cn+4	Результат	Вход Cn	Выход Cn+4	Результат
1	1	A≤B	0	0	A≤B
0	1	A<B	1	0	A<B
1	0	A>B	0	1	A>B
0	0	A≥B	1	1	A≥B

В таблице показано использование входа Cn и выхода Cn+4 для сравнения чисел A и B, если АЛУ работает как вычитатель с применением внешнего дешифратора. Если входные числа A и B равны, т.е. ИП3 работает как вычитатель, на выходе компаратора A=B появится напряжение высокого уровня.

Время задержки от входов A, B до выходов F в АЛУ К564ИП3 составляет 150 нс (питание 15 В), при питании 5 В – 450 нс. Среднее время выполнения операций 200 нс при питании 10 В.

Логические и арифметические операции АЛУ соответствуют коду на входах выбора S0...S3. Колонок выходных функций четыре: логические и арифметические операции, соответствующие активным напряжениям как высокого, так и низкого уровней.

Микросхема К564ИП4 – это схема ускоренного переноса, способная обслуживать четыре двоичных сумматора или группы большего числа сумматоров, поскольку эта микросхема имеет выводы для каскадирования. СУП ИП4 применяется совместно с четырьмя АЛУ К564ИП3. СУП имеет четыре входа генерации переноса G1...G4 и четыре входа распространения переноса P1...P4. Сюда следует присоединить соответствующие выходы G и P от каждого из четырех АЛУ. Входы СУП G и P имеют активные напряжения низкого уровня. Есть также вход приема пульсирующего переноса Cn, у которого активный уровень высокий.



СУП имеет три выхода переноса: C_{n+x} , C_{n+y} , C_{n+z} , а также выходы $G_{вых}$ и $P_{вых}$. Это групповая генерация переноса и групповое распространение переноса, активные уровни у них низкие. Время прохождения сигнала C_n в СУП при питании 15 В составляет 125 нс, при питании 5 В – 400 нс. Время задержки от входов P , G до аналогичных выходов 90 нс (300 нс при питании 5 В).

Микросхема K176PY2 – статическое ОЗУ, имеющее организацию: 256 слов одnorазрядных, т.е. 256 ячеек хранения данных. В центре ОЗУ располагается матрица из 256 защелок-триггеров (показана схема одного триггера). Триггеры образуют 16 колонок и 16 рядов. Соответственно имеется 16 вертикальных и 16 горизонтальных линий управления, которые выходят из дешифраторов адреса колонок Y и адреса строк X соответственно. Оперативное ЗУ имеет 8 входов адреса. Первые четыре разряда $A_0...A_3$ выбирают адрес линии, старшие четыре – $A_4...A_7$ – адрес колонки, где расположены ячейки хранения каждого одnorазрядного слова.

Группа логических элементов, образующих входы CS (доступ к памяти) и R/W (Чтение/Запись), вырабатывает внутренние сигналы K_1 , K_2 для раз-

решения записи и K_1 , K_2 для разрешения или запрета чтения содержимого памяти.

Выводы 13 и 14 (выходы Q и \bar{Q}) обслуживают инверторы, имеющие состояние разомкнуто Z . Бит хранения данных вносится в память по выбранному адресу $A_0...A_7$ через вход D . Как адрес ячейки записи, так и адрес ячейки считывания выбираются в произвольном порядке. Для чтения и записи на вход CS следует подать напряжение низкого уровня. Напряжением высокого уровня на входе CS эти операции запрещаются, а выходы переходят в Z -состояние. В моменты высокого уровня на входе CS можно менять адреса ячеек независимо от уровня на входе R/W . Вход CS в схемах, где объединяется много корпусов $PY2$, служит сигналом выбора отдельного корпуса.


Выходы Q и \bar{Q} станут активными (чтение), если на обоих входах CS и R/W уровни низкие. Если на входе R/W сменить уровень на высокий, можно записать бит информации.

Оперативное запоминающее устройство $PY2$ потребляет статическую мощность 10 нВт; время выборки из памяти составляет 380 нс. На вход D надо подавать напряжения высоких и низких уровней КМОП. Выходы ОЗУ могут обслуживать входы микросхем ТТЛ.

Данное ОЗУ удобно для систем с шинной структурой (имеется Z -состояние выходов, входы записи D и выходы Q , \bar{Q} – отдельные).

Режим работы ОЗУ K176PY2


Режим работы	Код адреса	Вход			Выход
		\overline{CS}	$\overline{R/W}$	D	
Запись 0	Фиксируется	H	B	H	Z
Запись 1	"	H	B	V	Z
Чтение	"	H	H	X	1/0
Чтение и запись	"	H	H/B	X	1/0 или Z
Перемена адреса	Меняется	B	X	X	Z



1.10. Микросхемы: ФАП и мультивибратор


В дополнение к чисто цифровым среди КМОП имеются аналого-цифровые микросхемы: устройство для построения петли фазовой автоподстройки (ФАП) и ждущий мультивибратор. Обе микросхемы упрощают решение ряда задач: затягивание импульсов; синтез частот, кратных опорной; синхронизация логического устройства под приходящий сигнал; генерация опорных сеток; преобразование напряжение—частота.

Микроомощная цифровая микросхема ФАП К564ГГ1 (эквивалентная замена – CD4046В) содержит следующие внутренние узлы: генератор, управляемый напряжением (ГУН); два фазовых компаратора: ФК1 – "искл. ИЛИ" и ФК2 – триггерная схема; усилитель-формирователь УФ; выходной истоковый повторитель ИП. Для удобства применения на кристалле микросхемы изготовлен источник опорного напряжения – стабилитрон с напряжением 5,2 В. Рассмотрим действие отдельных частей микросхемы ФАП К564ГГ1, составляющих полную схему так называемой петли ФАП.




Узел ГУН – основа ФАП. Он обеспечивает линейность преобразования напряжение—частота лучше 1%. Для установки свободной, неуправляемой частоты ГУН f_0 и диапазона девиации этой частоты $\Delta f_{сдв}$ требуется три внешних элемента: конденсатор C1 и резисторы R1, R2. Элементы R1 и C1 фиксируют свободную частоту генерации, с помощью R2 этой частоте можно дать постоянный сдвиг.

Частота выходных импульсов ГУН (на выходе 4) называется свободной, если на входе управления частотой ГУН (на выводе 9) напряжение отсутствует. В петле ФАП на вход ГУН (вывод 9) поступает напряжение ошибки. Оно снимается с внешнего фильтра низкой частоты – ФНЧ: R3, C2, где импульсный сигнал, генерируемый одним из фазовых компараторов ФК1 или ФК2, сглаживается. Выбрать выход компаратора позволяет переключатель S1. Управляющий сигнал ГУН имеется и на выводе 10 – исток повторителя. Для правильной работы повторителя требуется подключить внешний резистор нагрузки $R_{и} > 10 \text{ кОм}$. Если этот выход не нужен, вывод 10 оставьте свободным.



Петля ФАП состоит из трех узлов: ГУН, ФК1 (или ФК2) и фильтра низкой частоты ФНЧ. Фильтр НЧ образуют резистор R3 и конденсатор C2. Как известно, особо опасна для работы системы ФАП вторая гармоник частоты ГУН. Поскольку входное сопротивление ГУН велико (до 10^{12} Ом), номинальная емкость конденсатора C2 в результате может быть небольшой. Входной цифровой сигнал U_c подается в петлю ФАП от вывода 14 через усилитель УФ и поступает на сигнальные входы обоих компараторов ФК1 и ФК2. На вторые входы компараторов подается выходной меандр свободной частоты от выхода ГУН. На выходе ФК в начальный момент должно присутствовать напряжение ошибки, соответствующее разности частот сигнала U_c и свободной ГУН. Отфильтрованное сглаженное напряжение с конденсатора C2 поступает на вход ГУН (вывод 9) в такой фазе, чтобы частота ГУН стала приближаться к частоте сигнала U_c .




Некоторое время, таким образом, будет идти переходной процесс автоподстройки частоты. В конце этого процесса установится режим автоподстройки фазы, поскольку частоты будут равны. Затем петля ФАП с большой точностью уравнивает фазы сигнала и выходного напряжения ГУН. Полезными выходными сигналами петли ФАП могут быть как напряжение с выхода ФНЧ (выход повторителя, вывод 10), так и выходная частота $f_{ГУН}$ (вывод 4). Напряже-

ние $U_{\text{ФНЧ}}$ используется при демодулировании входного ЧМ-сигнала (получается ЧМ-детектор), а частота $f_{\text{ФНЧ}}$ – результат работы синтезатора частоты.


Для синтеза частот, кратных входной частоте сигнала U_c , выход ГУН (вывод 4) присоединяется к входам ФК (вывод 3) через внешний цифровой делитель частоты в N раз. Тогда выходная частота ГУН будет в N раз выше, чем основная. Для схем синтеза частот необходимы счетчики с предварительной записью, а также реверсивные и программируемые: можно использовать счетчики K176IE4, K561IE9 и K561IE10.

У схемы ГУН имеется вход разрешения E . Напряжение низкого уровня на этом входе разрешает работу схеме ГУН и истоковому повторителю. Если требуется уменьшить мощность потребления в режиме ожидания, на вход разрешения E следует подать напряжение высокого уровня. Номиналы внешних элементов следует выбирать в пределах: $R_1, R_2 > 10$ кОм, $R_{\text{И}} < 1$ МОм; $C_1 > 100$ пФ (при $U_{\text{и.п.}} = 5$ В) и $C_1 > 50$ пФ (при $U_{\text{и.п.}} = 10$ В).


Центральную частоту ГУН f_0 (свободная частота ФАП, работающей с компаратором ФК1) можно выбрать по графику. Выбранную частоту f_0 следует сместить, сдвинуть на величину $\Delta f_{\text{сдв}}$, если вывод 12 микросхемы и нулевой провод соединить через резистор R_2 . Значение частоты сдвига $\Delta f_{\text{сдв}}$ можно определить по другой диаграмме. Необходимо учесть, что от экземпляра к экземпляру микросхем выбранные значения f_0 и $\Delta f_{\text{сдв}}$ могут меняться даже на 20%.



На третьем графике показана зависимость максимальной f_{max} и минимальной f_{min} частот от отношения номиналов R_2/R_1 . Здесь f_{max} определяется, когда $U_{\text{вх. ГУН}} = U_{\text{и.п.}}$, а f_{min} , если $U_{\text{вх. ГУН}} = 0$. Значение частоты f_{max} составляет 1,5 МГц ($U_{\text{и.п.}} = 15$ В); при $U_{\text{и.п.}} = 5$ В $f_{\text{max}} = 0,5$ МГц.



Фазовые компараторы ФК1 и ФК2 имеют общие входы (вывод 3). На внешний вывод 3 следует подавать сигнал только логики КМОП: уровень логического нуля ниже $0,3 U_{\text{и.п.}}$, логической единицы – выше $0,7 U_{\text{и.п.}}$. Сигналы с меньшей амплитудой можно подавать через емкость и дополнительный усилительный каскад. ФК1 – простой каскад исключающее ИЛИ. Для хорошей его работы и увеличения диапазона захвата ФАП требуется строго симметричный входной меандр U_c . Схема ФК1 такова, что без входного сигнала (или помехи) на ее выходе имеется потенциал $U_{\text{и.п.}}/2$, под действием которого ГУН должен генерировать на центральной частоте диапазона f_0 . С этим компаратором ФК1 полоса захвата петли ФАП остается в заданных пределах при сильных помехах. ФК1 лучше обеспечивает слежение ФАП на частотах, близких к гармоникам центральной частоты ГУН f_0 . Особенность применения ФК1 в том, что фазовый угол между сигналом и выходом компаратора $U_{\text{вых. ФК}}$ меняется от 0 до 180° .



На центральной частоте ГУН этот угол равен 90° – четверть периода, когда между напряжением сигнала U_c и напряжением ГУН $U_{\text{ГУН}}$ существует равенство частот f_0 и угол сдвига соответствует $1/4$ периода. В такой момент выходное напряжение ТК1 представляет собой меандр с удвоенной частотой ГУН (третья линия на диаграмме). Постоянная составляющая такого меандра $U_{\text{и.п.}}/2$, однако даже после хорошего ФНЧ выходное напряжение $U_{\text{вых. ФНЧ}}$ имеет некоторую составляющую второй гармоники частоты ГУН (четвертый график диаграммы). Эта помеха в петле ФАП наиболее трудно устранимая. Полоса захвата ФАП с использованием ФК1 определяется полосой ФНЧ.




Схема ФК2 представляет собой четырехтриггерное ЗУ с логикой управления. Чтобы ФК2 и ФК1 работали на общий выход, схема ФК2 имеет третье состояние Z . ФК2 запускается положительными перепадами входных импульсов, поэтому скважность поступающих прямоугольных импульсов сигнала U_c не имеет значения. Показано пять осциллограмм для петли ФАП, работающей с ФК2.

Если частота входного сигнала больше (или меньше), чем частота ГУН, выходной каскад ФК2 находится в разомкнутом Z -состоянии. Когда частоты равны, но сигнал отстает по фазе от напряжений

ГУН, выходное напряжение ФК2 будет находиться на низком уровне. Если отстает по фазе напряжение ГУН от напряжения сигнала U_c , на выходе ФК2 появится напряжение высокого уровня. Высокий или низкий уровень на выходе ФК2 будет удерживаться до тех пор, пока существует разность фаз. На выходе ФНЧ (конденсатор C_2 , см. схему ФАП) напряжение U_{C2} скачком изменяться не может, поэтому уравнивание фазы $U_{\text{вых}} \text{ ГУН}$ с фазой сигнала U_c требует некоторого времени.

После уравнивания фаз оба п- и р-канальные выходные транзисторы ФК2 размыкаются, выход переходит в Z-состояние, следовательно, на конденсаторе C_2 будет храниться потенциал, соответствующий равенству фаз. Соответственно управляющему напряжению U_{C2} будет зафиксирована частота ГУН. ФК2 имеет специальный выход фазовых импульсов ФИ. По уровню напряжения $U_{\text{ФИ}}$ можно видеть, находится ли ФАП в режиме слежения (высокий уровень) или подстройки (низкий уровень ФИ). Таким образом, при использовании ФК2 разность фаз между U_c и $U_{\text{ГУН}}$ в момент слежения петли равна нулю. В это время ФК2 потребляет минимум тока, поскольку его выходной каскад разомкнут. Полосы слежения и захвата ФАП с ФК2 совпадают и не определяются свойствами ФНЧ.


Если сигнала U_c нет, ГУН настраивается на самую низкую частоту своего диапазона под воздействием минимального напряжения $U_{\text{вых}} \text{ ФК}$. На диаграмме сигналов ФАП отмечены три периода. Считаем, что частоты U_c и $U_{\text{ГУН}}$ равны. На этапе 1 фаза U_c опережает фазу $U_{\text{ГУН}}$. После переходного процесса подстройки (ему по времени соответствует отрицательный импульс $U_{\text{ФИ}}$), фазы уравниваются, так как напряжение U_{C2} повышается. Это напряжение сохраняется на протяжении этапа II, когда удерживается равенство фаз.

Особенности применения фазовых компараторов ФК1 и ФК2 микросхемы К564ГГ1

Характеристики петли ФАП	Фазовый компаратор	Особенности применения ФК1 и ФК2
Выбор частоты ГУН и полосы захвата $2f_3$	ФК1, ФК2	Полоса захвата $2f_3$ выбирается без сдвига или со сдвигом
Частота ГУН без U_c	ФК1	$f_{\text{ГУН}} \rightarrow f_0$
	ФК2	$f_{\text{ГУН}} \rightarrow f_{\text{min}}$
Диапазон $2f_3$	ФК1, ФК2	$2f_3 = f_{\text{max}} - f_{\text{min}}$
Диапазон слежения $2f_{\text{сл}}$	ФК2	$f_{\text{сл}} = f_3$
Фазовый угол между U_c и $U_{\text{ГУН}}$	ФК1	При $f_0 = f_{\text{ГУН}} \Delta\varphi = 90^\circ$, при $f_{\text{min}} = f_{\text{ГУН}} \Delta\varphi = 0^\circ$, при $f_{\text{max}} = f_{\text{ГУН}} \Delta\varphi = 180^\circ$
Слежение на гармонике f_0	ФК1	Обеспечивает
	ФК2	Нет
Степень подавления помех	ФК1	Большая
	ФК2	Малая

На этапе III соотношение входных фаз сигнальной U_c и опорной $U_{\text{ГУН}}$ последовательностей импульсов обратное, поэтому для уравнивания их напряжение U_{C2} должно несколько уменьшиться.


Этот рисунок поясняет соответствующие графы таблицы "Особенности применения ФК".





Микросхема К564АГ1 содержит два ждущих мультивибратора (ЖМВБР) с входами перезапуска и предварительной установки в ноль (сброса). Автогенератор строится на двух ЖМВБР по кольцевой схеме.

Каждый мультивибратор имеет два выхода Q и \bar{Q} . Мультивибратор можно запускать любым перепадом запускающего импульса. Вход $+TR$ принимает нарастающий перепад его, а выход $-TR$ — спадающий. Неиспользуемые входы при этом следует присоединить: $-TR$ к $U_{\text{и.п.}}$, а $+TR$ — к земле. Вход сброса R используется для укорочения выходного импульса, либо для предотвращения появления выходного импульса, когда включается напряжение питания.

Если вход R не нужен, его присоединяют к $U_{\text{и.п.}}$, однако у неиспользуемого мультивибратора вывод следует заземлить.





Для предотвращения перезапуска (если для запуска используется нарастающий фронт) вывод \bar{Q} надо присоединить к входу $-TR$. Соответственно Q следует соединить с $+TR$, если запускающий фронт $-$ отрицательный. Период импульса можно подсчитать приближенно: $t_{ж} = 1/(2R_{\tau}C_{\tau})$ для $C_{\tau} > 0,01$ мкФ. Более точно, но без учета разброса параметров экземпляров, вариаций, температуры и напряжения значения R_{τ} и C_{τ} можно определить по диаграмме.







Для первого или второго мультивибраторов МВБР1 и МВБР2 можно составить схемы применения с простым запуском и с перезапуском как положительным, так и отрицательным перепадами.

Если выбрана схема мультивибратора с однократным запуском, время $t_{ж}$ отсчитывается от первого входного импульса $U_{зп}$. Период $t_{ж}$ для перезапускаемого мультивибратора отсчитывается от последнего входного импульса.



Показаны две схемы применения К564АГ1 (CD4098В). Первая из них – это генератор задержанного импульса, вторая – кольцевой автогенератор. В обеих схемах длительность периодов T_1 и T_2 устанавливается независимо элементами $C_{\tau 1}$, $R_{\tau 1}$ и $C_{\tau 2}$, $R_{\tau 2}$.



МИКРОСХЕМЫ КМОП ВМЕСТО ТТЛ

2.1. Немного истории

Около четырех десятков лет электронным инженерам всего мира известно магическое сочетание цифр: 54/74. Так до сих пор обозначают биполярные цифровые микросхемы ТТЛ серий 54/74, которые до конца 80-х годов XX века были основой, по-другому, элементной базой вычислительной аппаратуры. Затем наступило время персональных компьютеров, построенных на больших и сверхбольших интегральных микросхемах, т.е. БИС и СБИС, по преимуществу полевых. Микросхемы средней интеграции серий 54/74 сейчас фактически стали радиодеталями, обслуживающими БИС'ы. К слову, считается, что примерно к 2025 году радиодетали, имеющие "хвостики"-выводы, вообще исчезнут из обращения!

Цифрой 54 обозначают микросхемы, работающие в широком, военном диапазоне температур, т.е. $-55...+125^{\circ}\text{C}$. Эти микросхемы весьма дороги, потому что изрядную долю в их цене составляет стоимость металло-керамического корпуса, обычно позолоченного.

Микросхемы серий 74, как правило, опрессованные в пластмассе, предназначены для промышленной и коммерческой аппаратуры. Диапазон температур, в котором для 74-х серий фирмы-изготовители гарантируют электрические параметры – это $0...70^{\circ}\text{C}$. Это самые дешевые микросхемы, благо выпускают их десятками миллионов штук на каждую позицию. Но существуют варианты 74-х микросхем, работающих в расширенных пределах температур, даже от -40 до $+85^{\circ}\text{C}$. Стоимость этих вариантов значительно более высокая как из-за необходимости индивидуального тестирования параметров, так и из-за усложнения конструкции их пластмассового или керамического корпуса.


Начало широкого применения микросхем серий 54/74 относится к середине 60-х годов. По электрической схеме это были биполярные микросхемы транзисторно-транзисторной логики ТТЛ. Первоначально фирма Texas Instruments разработала три варианта: скоростная серия 54/74Н (Н – это начало слова high), стандартная серия просто 54/74 и маломощная – 54L (L – low). Серии эти были электрически совместимыми, что позволяло разработчику аппаратуры ловко распорядиться комплектацией скоростного, обрабатывающего и выходного блоков прибора, который, как правило, содержал более сотни микросхем и очень было важно сэкономить несколько десятков ватт потребляемой и рассеиваемой мощности. Пик популярности ТТЛ пришелся на середину 80-х годов, когда их насчитывалось по восемь серий в исполнениях как 54, так и 74.

Одни из первых советских микросхем ТТЛ – серия 106 (г. Воронеж) – относятся к 1968 году. К середине 80-х годов в СССР выпускали почти все известные в мире варианты ТТЛ серий 54/74, однако их маркировка для потребления внутри страны была и остается совершенно оригинальной, никак не соответствующей международной. После открытия для нас мирового рынка электронных компонентов возникла проблема идентификации элементной базы.

Тему нашего разговора переведем, однако, на полевые цифровые микросхемы средней интеграции КМОП, которыми можно и нужно заменять ТТЛ'ы. Первую серию цифровых КМОП под названием CD4000A разработала и выпустила фирма RCA в начале 70-х годов (см. часть I). Хотя структура многих из этих первых КМОП была откровенно "срисована" с ТТЛ'ов, остается только гадать, почему те изобретатели не захотели сохранить и цоколевку. Микросхемы серии CD4000A быстро получили широкое распространение в мировой электронике. В СССР они появились примерно в 1974 г. (г. Новосибирск). В чем причины успеха? Во-первых, как указывалось в первой части, микросхемы КМОП "энергетически" работают по-честному: чем быстрее скорость счета, тем больше потребление тока, а в статике вообще почти ничего не потребляют (воистину, кто не работает, тот не ест!). Потребление же тока питания ТТЛ'ами и в статике и в динамике велико и различается мало. Один инвертор ТТЛ потребляет ток от 0,2 до 2 мА в разных сериях. Статическое потребление тока инвертором КМОП на три порядка меньше и находится на уровне микроампера.


Второе преимущество структур КМОП – существенно меньшая себестоимость. Однако проявились и минусы. Инверторы серии CD4000A (в СССР – это серия К176) имели большое время задержки переключения – 80...100 нс. Первоначальные микросхемы КМОП именно ввиду простоты технологии их производства было трудно адаптировать к широкому военному диапазону температур.

Хотя микросхемы серии CD4000A функционально очень сходны с микросхемами серий 54/74, но цоколевка и была совсем другая и возможности непосредственной взаимной замены, как говорят pin-to-pin, не было. В скором времени фирма RCA выпустила "высоковольтную" серию CD4000B, микросхемы которой работали в пределах питания от 3 до 18 В. Выходы у микросхем этой серии снабжены буферными инверторами (buffered – В), назначение которых – обеспечить примерно одинаковые выходные сопротивления инвертора в состояниях




включено и выключено, чего не имеется у простых ключей серии CD4000A. Типовое время задержки переключения оказалось не маленьким: 125 нс. Следующий вариант микросхем КМОП серия CD4000UB (unbuffered – безбуферная) давала типовое время задержки 60 нс при напряжении питания 5 В. Сериям CD4000B и CD4000UB у нас соответствовали микросхемы серий K561 и K1561. "Высоковольтные" микросхемы очень удобны для реализации не только чисто цифровых узлов, но и для нескончаемого числа проектов, относящихся к импульсной технике, о чем свидетельствует коллекция принципиальных схем, собранная в части III!

Прошло время, и в начале 80-х годов фирма National Semiconductor первой выпустила совместимую с ТТЛ серию цифровых КМОП под знакомым названием 54/74С. Здесь буква С символизировала структуру CMOS, т.е. КМОП. Микросхемы серии 54/74С работали и при высоковольтном напряжении питания 15 В. При $U_{и.п} = 5$ В время переключения – 50 нс (тип.) и 90 нс (макс.). Стекающий и вытекающий токи выхода логического элемента составляют около 0,4 мА. Разработчики аппаратуры стали активно заменять устаревшие низкоскоростные ТТЛ'ы. Еще бы, какая экономия тока питания! Прибор перестает быть калорифером! Подлинный прессинг цифровых КМОП на ТТЛ'ы начался после внедрения технологии не металлических, а поликремниевых затворов. Недостаток простой структуры КМОП в том, что пятнышко напыляемого в последних операциях металлического затвора нельзя сделать очень малым с достоверными размерами. Область тонкого подзатворного окисла из-за этого вынужденно перекрывает солидную часть площади истока и стока, поскольку приходится учитывать запас на неизбежный сдвиг фотошаблонов из-за их рассовмещения. Типовая длина канала в структурах с металлическим затвором: 7 мкм. Это и ограничивает быстродействие инвертора – 100 нс.



Позже изобрели структуру с поликремниевыми затворами. Поликремний – это неплохой проводник. Вначале формируют именно пятнышки поликремниевых затворов, а далее по этим ориентирам выравнивают полупроводниковые области истоков и стоков, затем делают контактную металлизацию. Этот процесс называли самовыравнивающимся – self aligned. Перекрытие затвором области канала при существенно меньших его размерах здесь гарантировано. Длина канала – 3,5 мкм, пропорционально снижается емкость затвор-подложка, т.е. сокращается время переключения транзистора.



Фирмам NS, RCA, Motorola эта технология позволила выпустить высокоскоростные микросхемы КМОП серий 54/74НС. Эти серии – низковольтные, пределы их питающих напряжений $2 В < U_{и.п} < 6 В$, но реализуется время задержки 10...25 нс при стекающем и вытекающем выходных токах до 4 мА. Эти параметры позволили постепенно практически вытеснить из аппаратуры серии 54/74LS, т.е. K555.

В дальнейшем на базе процесса поликремниевых затворов выпустили модификацию 54/74НСТ. Она оказалась технологичнее, но чуть медленнее, чем серия НС. Этим вариантам соответствуют отечественные микросхемы серии K1564. Микросхемы НСТ можно смело перемешивать на плате со старыми ТТЛ'ами, включая серии LS.

Прогресс шел своим чередом. Появились микросхемы КМОП варианта 54/74АС. Они делаются по усовершенствованной (advanced – А) CMOS – технологии, изобретенной в фирме Fairchild (F), поэтому сокращенное название этой технологии: FACT. По быстродействию микросхемы FACT уступают только микросхемам ТТЛ-Шоттки серий 54/74S (K531) и 54/74AS (K1531). Время задержки распространения у микросхем 54/74АС снижено до 9 нс. Окончательной версией микросхем 54/74АС стали ИС серий 54/74АСТ с несколько увеличенным (на 4 нс) быстродействием, но они – технологичнее. Микросхемам 74АС соответствует серия K1554, а 74АСТ – серия K1594 (обе – г. Минск, фирма "Интеграл"). Часто "Интеграл" использует международную маркировку: IL74АСТхх.

Чтобы обеспечить полную замену биполярных микросхем "камоповскими", требуется делать несколько вариантов выходных каскадов. Повышенную силу стекающего или вытекающего выходного тока обеспечивают параллельным присоединением дополнительных п- или р-канальных транзисторов соответственно. Требуются еще два варианта выходных структур, как у ТТЛ'ов: открытый сток ОС

(open drain – OD, аналогично открытому коллектору – ОК) и Z-выход, т.е. разомкнутый выход. Чтобы сделать ОС, оставляют только нижние, n-канальные транзисторы. Один из вариантов разомкнутого выхода – ключ коммутации, встречающийся во многих микросхемах (см. часть I).

По данным таблицы можно сравнить главные параметры 16 серий микросхем серий 74, 74С, и CD4000А,В. Кристаллы микросхем отечественных

серий, соответствующих сериям 74С, упаковывают в пластмассовые корпуса, имеющие буквенную кодировку: К – коммерческий, широкого применения, Э – экспортный (шаг выводов 1/10 или 1/20 дюйма, т.е. 2,54 и 1,27 мм соответственно), Р – пластмассовый, А – пластмассовый, но с планарным расположением выводов, Ф – миниатюрный, пластмассовый с короткими выводами для поверхностного монтажа SMD.

Серии ТТЛ и КМОП

Серия			U _{н.п.} , В		I _{пот.} , мА (один ЛЭ)	I _{вых.} , мА		t _{изп.} , нс
Зарубежная	Отечественная	Технология	мин	макс		I ¹ _{вых.}	I ⁰ _{вых.}	
74	K155	ТТЛ	4,75	5,25	22	0,4	16	22
74Н	K131	ТТЛ	4,75	5,25	40	0,5	20	10
74L	K134	ТТЛ	4,75	5,25	2	0,2	3,6	60
74S	K531	ТТЛ	4,75	5,25	36	0,4	8	5
74LS	K555	ТТЛ	4,75	5,25	4,4	1	20	15
74AS	–	ТТЛ	4,75	5,25	17,4	2	20	4,5
74ALS	KP1533	ТТЛ	4,75	5,25	3	0,4	8	11
74F	KP1531	ТТЛ	4,75	5,25	10	1	20	6
74С	–	КМОП	3	15	15 мкА	0,01	0,01	90
74НС	K1564	КМОП	2	6	20 мкА	4	4	23
74НСТ	K1564	КМОП	4,5	5,5	20 мкА	4	4	25
74АС	K1554	КМОП	2	6	50 мкА	24	24	8,5
74АСТ	K1594	КМОП	2	6	50 мкА	24	24	12,5
4000А	K176	КМОП	3	12(9)	15 мкА	0,24	0,24	120
4000В	K561	КМОП	3	18(15)	7,5 мкА	0,42	0,42	250
4000UB	K1561	КМОП	3	18(15)	7,5 мкА	0,42	0,42	120


Отечественные и зарубежные микросхемы КМОП, замещающие ТТЛ

Микросхема	Аналог из серии 74	Серия			Номер стр.
		K1554/74АС	K1564/74НС	K1564/74АСТ	
АП3	240	+	+	+	59
АП4	241	+	+	+	59
АП5	244	+	+	+	59
АП6	245	+	+	+	60
АП9	640	+	+	+	–
АП17	651	+			–
АП24	652	+			–
АП25	620	+	+		–
АП26	623	+	+		–
ИВ3	147		+		70
ИД3	154		+		67
ИД7	138	+	+	+	68
ИД14	139	+	+	+	69
ИЕ6	192	+	+		73
ИЕ7	193		+		73
ИЕ9/10	160/161	+	+	+	74
ИЕ18	163	+	+	+	74
ИЕ19	393		+		75
ИП5	280		+		78
ИП7	243		+		60
ИР8	164	+	+	+	75


Микросхема	Аналог из серии 74	Серия			Номер стр.
		K1554/74ФС	K1564/74НС	K1564/74АСТ	
ИР9	165		+		75
ИР22	373	+	+	+	76
ИР23	374	+		+	76
ИР24	299	+			77
ИР29	323	+			78
ИР33	573		+		78
ИР35	273	+	+		78
ИР40	533	+	+		78
ИР41	534	+	+		78
КП2	153	+	+		64
КП7	151	+	+	+	65
КП11	257	+	+	+	65
КП12	253	+	+	+	66
КП14	258	+	+	+	66
КП15	251	+	+	+	66
КП16	157	+	+	+	67
КП18	158	+	+	+	67
ЛА1	20	+	+		61
ЛА2	30		+		61
ЛА3	00	+	+	+	61
ЛА4	10	+	+	+	61
ЛА9	03		+		61
ЛЕ1	02	+	+		61
ЛЕ4	27		+		61
ЛИ1	08	+	+	+	60
ЛИ3	11		+		60
ЛИ6	21	+		+	60
ЛИ9	34	+			-
ЛЛ1	32	+	+	+	61
ЛН1	04	+	+	+	62
ЛН2	05		+		62
ЛП5	86	+	+	+	63
ЛП8	125		+		62
ЛП10	365		+		62
ЛП11	367		+		62
ЛР11	51		+		62
СП1	85		+		79
ТВ9	112	+			70
ТВ15	109	+	+		71
ТЛ2/3	14/132	+	+		63
ТМ2	74	+	+	+	71
ТМ5	77		+		72
ТМ7	75		+		72
ТМ8	175	+	+	+	72
ТМ9	174	+	+	+	72

2.2. Буферные усилители. Комбинаторные микросхемы: И, ИЛИ, триггер Шмитта, "искл. ИЛИ"


Двухнаправленные шинные усилители (ДНШУ, микросхемы группы АП) по команде разрешают передачу данных, условно говоря, слева направо или справа налево. Буферные усилители БУ, передающие один бит из параллельного слова, состоят из двух логических элементов DD1.1 и DD1.2.




У этих ЛЭ входы управления взаимно инверсны: элемент DD1.1 открывается низким уровнем $E0=H$, данные идут слева направо, т.е. от А к В, но DD1.2 закрыт и здесь путь данным разорван.



Если на вход разрешения дать сигнал разрешения $E0=B$, активным станет DD1.2, DD1.1 разомкнется, данные теперь можно передавать от В к А, т.е. справа налево.




Микросхемы АП различаются числом каналов и способами управления ими. Микросхема АП3 – четырехканальная, логические элементы – инвертирующие. Входов управления два: $\overline{E0_A}$ и $\overline{E0_B}$, оба включаются низким уровнем. Если на этих входах уровни высокие, выходы ЛЭ переходят в состояние Z. Во-первых, объединив входы $\overline{E0_A}$ и $\overline{E0_B}$, все восемь каналов можно включать в одном направлении. Во-вторых, установив между $\overline{E0_A}$ и $\overline{E0_B}$ инвертор, микросхему АП3 будем использовать как двухнаправленный шинный усилитель ШУ. Восемьканальный ДНШУ получится из двух микросхем АП3, если инвертор включить между объединенными входами $\overline{E0_A}$ и $\overline{E0_B}$.



Состояния АП3

Вход				Выход	
$\overline{E0_A}$	I_a	$\overline{E0_B}$	I_b	$\overline{Y_a}$	$\overline{Y_b}$
H	H	H	H	B	B
H	B	H	B	H	H
B	X	B	X	Z	Z


Микросхема АП4 имеет логические элементы без инверсии, а входы управления $E0_A$ и $E0_B$ у нее разнополярные. Микросхема АП5, как и АП3, имеет однополярные входы управления $\overline{E0_A}$ и $\overline{E0_B}$, но в неинвертирующем варианте ЛЭ.



Состояния АП4

Вход				Выход	
$\overline{E0_A}$	I_a	$E0_B$	I_b	Y_a	Y_b
H	H	B	H	H	H
H	B	B	B	B	B
B	X	H	X	Z	Z

АП6(245)



Состояния ДНШУ в АП6


Вход		Выход	
\overline{EO}	E_{AB}	A_n	B_n
Н	Н	$A = B$	Вход
Н	В	Вход	$B = A$
В	Х	Z	Z

Состояния ДНШУ в ИП7


Вход		Выход	
\overline{EO}_a	EO_b	A_n	B_n
Н	Н	Вход	$B = A$
В	Н	Z	Z
Н	В	Недопустимо	
В	В	$A = B$	Вход

Микросхемы группы ЛИ, содержащие логические элементы И (AND), различаются числом ЛЭ и количеством входов ЛЭ: ЛИ1 – четыре ЛЭ с двумя входами, ЛИЗ – 3 по 3 и ЛИБ – два по четыре.


ЛИ1(08)




ЛИЗ(11)






ЛИБ(21)



ИП7(243)




Микросхемы ЛА выполняют функцию И, т.е. И с инверсией ($\overline{NO-AND=NAND}$). Если входных логических сигналов несколько, пусть три: А, В, С, то выходная функция И – это логическое перемножение их: $Q = A \cdot B \cdot C$. Из микросхем И, структура которых относится к самым первым поколениям микросхем, в рассматриваемых сериях КМОП имеется следующий набор микросхем: ЛА1 – 2 ЛЭ по 4 входа, ЛА2 – один ЛЭ с 8 входами, ЛА3 – 4 ЛЭ по два входа и ЛА4 – три по три. Обратите внимание, что микросхеме ЛА3 соответствует прародительница всех микросхем ТТЛ – 7400!




В исполнении ТТЛ микросхемы ЛА9 (4 логических элемента по два входа) имеют выходы с открытыми коллекторами ОК. Микросхемы с ОК или с открытым стоком ОС обслуживают индикаторы, светодиоды, реле. Второй полюс этих нагрузок часто необходимо присоединять к другому источнику питания с более высоким напряжением.

Если выходы элементов DD1 и DD2 с ОС соединить в общей точке О, то будет выполняться


операция И, поскольку появится псевдоэлемент DD3. Выходы ОС (ОК) можно присоединять к одному проводу шины данных, каждый провод ШД надо нагрузить на общий резистор нагрузки R_n . Чем меньше номинал R_n , тем короче время затягивания среза импульса, но больше потребление тока питания.




Микросхема ЛЛ1 выполняет функцию логического сложения ИЛИ, т.е. $Q = A + B$.




Микросхема ЛЕ1 содержит четыре двухвходовых логических элемента ИЛИ, т.е. НЕ-ИЛИ (по-другому, \overline{OR} , $\overline{NO-OR} = \overline{NOR}$). Микросхема ЛЕ4 – это три трехвходовых элемента ИЛИ.



Микросхема ЛР11 – это два ЛЭ, представляющих суперпозицию функций И/ИЛИ. Элементы И/ИЛИ с различным числом пар входов – это основа структуры цифровых коммутаторов (см., например, микросхему КП11).




Буферные усилители БУ логической функции не выполняют. Они формируют стандартные осциллограммы цифровых сигналов.




Буферные усилители необходимы для передачи таких импульсов энергоемким цифровым нагрузкам: проводам шин данных, состоящих обычно из параллельных токоведущих дорожек печатной платы, число которых равно длине цифровых слов-байтов, циркулирующих в этой ШД. Учтем, что к каждому проводу ШД подключено много цифровых входов и выходов, составляющих суммарную емкость нагрузки сотни пФ, поэтому при длительности фронта около 0,1 мкс следует обеспечить ток заряда емкости 1000 пФ не менее 50 мА, если амплитуда импульса 5 В.



Микросхема ЛН1 наиболее популярна у разработчиков аппаратуры и моделистов. Она содержит шесть инверторов. Микросхема ЛН2 в варианте ТТЛ имеет выходы с открытыми коллекторами. Микросхемы КМОП ЛН1 и ЛН2 из серии К561 (см. часть I), очень активно используют для проектирования импульсных устройств (см. часть III).




Инверторы из отдельной группы ЛП8, ЛП10 и ЛП11 снабжены входами стробирования, т.е. выключения выходов. ЛП8 содержит четыре инвертора, вход стробирования есть у каждого инвертора. Подачей высокого уровня на этот вывод $\bar{E}I_n$ соответствующий вход I_n запрещается, выход Y_n переходит в состояние Z.





Микросхемы ЛП10 и ЛП11 содержат по 6 БУ без инверсии. У них по-разному объединены входы управления. У ЛП10 два инверсных входа $\bar{E}O$ на все шесть инверторов, у ЛП11 отдельные входы управления: $\bar{E}O1$ на четыре БУ и $\bar{E}O2$ на два БУ.





Микросхемы с шифром ТЛ – это легендарные триггеры Шмитта ТШ. История происхождения ТШ относится еще к ламповой импульсной технике (30-е годы). Уже тогда ТШ, сделанный на двойном триоде, помогал "вытащить" из хаоса ложных импульсов-помех искомым импульс цели. Особенность схемы ТШ, выполненной на любой элементной базе, в том, что это усилитель со слабой (1/10 и слабее, чтобы не было автогенерации) внутренней положительной обратной связью. Усилитель становится переключателем с двухпороговой гистерезисной характеристикой. Если входное напряжение $U_{вх}$ повышать от нуля,




то по превышении потенциала срабатывания $U_{срб}$ выходное напряжение $U_{вых}$ скачком по линии Б–В перейдет с верхнего логического уровня А–Б на нижний В–Г. Затем, если от точки Г по оси $U_{вх}$ вернуться налево, к нулю, постепенно снижая $U_{вх}$, то только по достижении потенциала отпущения $U_{отп}$ выходное напряжение $U_{вых}$ скачком Д–Е перейдет на верхний логический уровень Е–А. Разность потенциалов $U_{срб}$ и $U_{отп}$ есть напряжение гистерезиса U_f . Оно тем больше, чем сильнее выбрана положительная обратная связь. Очень важное свойство ТШ в том, что скорость импульсного перепада на его выходе никак не зависит от скорости изменения входного сигнала. Для ТШ 74-х серий порог включения $U_{срб} = 1,7$ В, выключения – $U_{отп} = 0,9$ В. Итого, гистерезис равен 0,8 В, зона его симметрична относительно порога обычных ЛЭ, т.е. $1,3 \pm 0,4$ В при логическом перепаде 0...5 В.

Помехи, не выходящие за пределы 0,8 В от "земли" и 1,7 В от "потолка", т.е. от верхнего логиче-

ского уровня 5 В, триггер Шмитта игнорирует. ТШ – основа ДНШУ. Без ТШ триггеры, счетчики и регистры надежно не запускаются на инфрачастотах менее 1 Гц.

Микросхема ЛП5 содержит четыре двухвходовых элемента без инверсии "Исключающее ИЛИ".




Логический элемент "Исключающее ИЛИ" exclusive OR, сокращенно EX-OR, выполняет так называемое суммирование по модулю 2. ЛЭ EX-OR используют в импульсных устройствах, как фазовый компаратор, обнаружитель импульсных перепадов, генератор строго сфазированных последовательностей. ЛЭ EX-OR на своем выходе дает 0 в двух случаях: тривиальном $0 \oplus 0 = 0$ и при $1 \oplus 1 = 0$. Полная

Элемент EX-OR


Вход		Выход Q	
A	B	Q	Q
0	0	0	1
0	1	1	0
1	0	0	0
1	1	1	1

сумма двух единиц была бы 10 (т.е. 2), но старшая единица полусумматором EX-OR не генерируется (см. схему А). Полный сигнал суммы с единицей переноса старшего разряда дает схема Б. Таким образом, микросхема ЛП5 дает прямую полусумму двух переменных $A \oplus B$. Единицу переноса дает схема И. Следует отметить, что в структуре одного ЛЭ типа EX-OR задействовано 12 простых ЛЭ И, ИЛИ.




Неприятная и трудноустраняемая помеха при импульсном применении EX-OR "кlyки" на выходе этого ЛЭ, возникающие в том случае, если фронты входных импульсов А и В пологие и не сформиро-




ваны, например, с помощью ТШ. Видно, что в моменты А и Б выполняются условия $0 \oplus 1 = 1$ и $1 \oplus 0 = 1$. Это "кlyки" помех.



Однако данный паразитный эффект можно удачно использовать для выделения фронта и среза импульса $U_{вх}$. Элементы DD1.1...DD1.3 задерживают входной импульс на тройное время задержки. Такая же длительность $3t_{зд.р}$ будет у выходной импульсов $U_{вх}$.




Полусумматоры нескольких переменных можно составлять из наборов ЛЭ EX-OR.




2.3. Мультиплексоры, дешифраторы, шифратор

Мультиплексор – это коммутатор нескольких цифровых входов на один выход. Мультиплексор MUX имеет входы выбора такого канала передачи. Например, для MUX с 16 входами четырехразрядный код выбора 1001 соединит с выходом вход № 9, который будет транслировать на выход последовательные цифровые байты. Остальные 15 входов не выбраны и с выходом не связаны. Способность выбирать, селектировать канал прохождения данных отображается в двойном названии микросхем: селекторы-мультиплексоры.




КП2

Выбор входа		Вход данных					Выход Y
S0	S1	\bar{E}	I1	I2	I3	I4	
X	X	B	X	X	X	X	H
H	H	H	H	X	X	X	H
H	H	H	B	X	X	X	B
B	H	H	X	H	X	X	H
B	H	H	X	B	X	X	B
H	B	H	X	X	H	X	H
H	B	H	X	X	B	X	B
B	B	H	X	X	X	H	H
B	B	H	X	X	X	B	B





В микросхеме КП2 имеются два четырехходовых мультиплексора с общими входами выбора S_0, S_1 , но с собственными входами разрешения \bar{E} . Выходы Y – без инверсии. Если $\bar{E} = В$, коммутация не разрешается, на выходе $Y = Н$. Микросхему можно использовать как два функциональных генератора переменных I, A и $l, В$.


КП7 имеет вход разрешения \bar{E} и дополнительный комплементарный выход \bar{Y} . Если $\bar{E} = В$, коммутации нет и $Y = Н$, а $\bar{Y} = В$.



Вход				Выход	
Выбор			Разрешение	Y	\bar{Y}
S_2	S_1	S_0	\bar{E}		
X	X	X	В	Н	В
Н	Н	Н	Н	11	$\bar{11}$
Н	Н	В	Н	12	$\bar{12}$
Н	В	Н	Н	13	$\bar{13}$
Н	В	В	Н	14	$\bar{14}$
В	Н	Н	Н	15	$\bar{15}$
В	Н	В	Н	16	$\bar{16}$
В	В	Н	Н	17	$\bar{17}$
В	В	В	Н	18	$\bar{18}$

КП11 и КП14 содержат по четыре одинаковых двухходовых мультиплексора. КП11 имеет выходы Y без инверсии, а КП14 – с инверсией. Вход разрешения E_0 – общий; все выходы разомкнуты в состоянии Z , если $E_0 = В$. Вход управления S – одно-разрядный.






КП11/КП14

Вход				Выход	
$\overline{E0}$	S	I1	I2	для КП11:Y	для КП14:Y
В	Х	Х	Х	Z	7
Н	Н	Н	Х	Н	В
Н	Н	В	Х	В	Н
Н	В	Х	Н	Н	В
Н	В	Х	В	В	Н


КП12 сходен с мультиплексором КП2, однако выходы переходят в состояние Z, если $\overline{E0} = В$. Сигналы $\overline{E0_a}$ и $\overline{E0_b}$ не должны перекрываться по времени.



КП12

Вход							Выход Y КП12
Выбор данных		Данные				Управление	
S1	S0	I1	I2	I3	I4	$\overline{E0}$	
Х	Х	Х	Х	Х	Х	В	Z
Н	Н	Н	Х	Х	Х	Н	Н
Н	Н	В	Х	Х	Х	Н	В
Н	В	Х	Н	Х	Х	Н	Н
Н	В	Х	В	Х	Х	Н	В
В	Н	Х	Х	Н	Х	Н	Н
В	Н	Х	Х	В	Х	Н	В
В	В	Х	Х	Х	Н	Н	Н
В	В	Х	Х	Х	В	Н	В


КП15 – модификация КП7, снабженная выходами с Z-состоянием (при $\overline{E0} = В$), что позволяет объединить (мультиплексировать) до 128 выходов КП15. Получим 1024 цифровых входа. В схеме генератора, дающего 128 импульсов выбора $\overline{E0} = В$, следует предусмотреть между импульсами защитные паузы, чтобы не было взаимных замыканий выходов Y.



E0	Выбор			Вход					Выход КП15	
	S2	S1	S0	I1	I2	...	I7	I8	Y	Y
В	/	×	×	×	×	...	×	×	Z	Z
Н	Н	Н	Н	Н	×	...	×	×	В	Н
Н	Н	Н	Н	В	×	...	×	×	Н	В
Н	Н	Н	В	×	Н	...	×	×	В	Н
Н	Н	В	Н	×	×	...	×	×	Н	В
Н	Н	В	В	×	×	...	×	×	В	Н
Н	Н	В	В	×	×	...	×	×	Н	В
Н	В	Н	Н	×	×	...	×	×	В	Н
Н	В	Н	В	×	×	...	×	×	Н	В
Н	В	В	Н	×	×	...	Н	×	В	Н
Н	В	В	Н	×	×	...	В	×	Н	В
Н	В	В	В	×	×	...	×	Н	В	Н
Н	В	В	В	×	×	...	×	В	Н	В

КП16 и КП18 сходны с КП11 и КП14 соответственно, однако вместо режима Z – выходов реализовано входное разрешение E1. При E1 = В входы индифферентны, выходные уровни зафиксированы.

Входы шифратора делают приоритетными. Если по ошибке активизировать кроме входа 9 еще 5 и 3, сработает приоритет старшего, девятого. Каналы 5 и 3 – игнорируются. Код на выходах: однозначно 1001.




КП16, КП18


Вход				Выход	
E1	S	I1	I2	КП16 Y	КП18 Y-bar
В	×	×	×	Н	В
Н	Н	Н, В	×, ×	Н, В	В, Н
Н	В	×, ×	Н, В	Н, В	В, Н



Дешифратор принимает двоичный код на своих параллельных входах. Активным станет только один выход, номер которого соответствует принятому коду. К примеру, входной код 1001 выберет выход с номером 9. Остальные выходы – пассивны.

Шифратор принимает команду только по одному входному проводу (например, по девятому) и выставляет двоичный код на параллельных выходах (здесь: выходов 4, соответствующий код 1001).



Микросхема ИД3 – дешифратор, который преобразует полный двоичный четырехразрядный код в активный низкий уровень Н, появляющийся на выходе с нужным десятичным номером. Два входа E0 и E1 служат для запрета приема кодов, если E0 = В или E1 = В. Для разрешения дешифрации надо подать уровни E0 = E1 = Н. ИД3 можно использовать как коммутатор-демультиплексор последовательных






цифровых слов на любой из 16 выходов. Даем на входы $A_3...A_0$ байт нужного нам адреса (пусть: 1001, это – 9). Вход или \bar{E}_0 или \bar{E}_1 или оба будут принимать последовательные слова, которые появятся на выбранном байтом адреса A выходе (у нас активирован выход 9). Ненужный вход \bar{E} заземляем. Если байт адреса $A_0...A_3$ генерируется асинхронным счетчиком, то с помощью входов \bar{E}_0 и \bar{E}_1 выбор адреса можно синхронизировать, устранив "подмаргивание" выходных индикаторов в ответ на ложные входные коды адреса.

ИД3 можно использовать как демультиплексор. Информационным сделаем один из входов \bar{E}_0 или \bar{E}_1 , причем неиспользуемый вход этой пары надо заземлить. Последовательный поток данных от выбранного входа \bar{E} направляем на один из выходов $0...15$, который мы выбрали байтом адреса, установленным на входах $A_0...A_3$.

ИД7 – дешифратор 3-разрядного кода $A_0...A_2$ в уровень N на одном из 8 выходов: $0...7$. Входов разрешения – три. Дешифрация происходит при $E_3 = B$, $E_1 = E_2 = N$. Другое сочетание уровней дает B на всех выходах. Прибор работает как демультиплексор с 8 выходами: данные поступают на любой вход E , на остальные – даем уровень разрешения выхода, который выбираем байтом адреса $A_0...A_2$. Неполный, на 24 выхода, дешифратор 5-разрядного кода составляем простым соединением одноименных входов трех микросхем. Вход адресного разряда A_3 – общий провод E , разряда A_4 – \bar{E} . Добавив инвертор, получим от четырех ИД7 32 выхода.



Состояния шифратора ИД3

Вход						Выход						
\bar{E}_0	\bar{E}_1	A3	A2	A1	A0	$\bar{0}$	$\bar{1}$	$\bar{2}$...	$\bar{13}$	$\bar{14}$	$\bar{15}$
Н	Н	Н	Н	Н	Н	Н	В	В		В	В	В
Н	Н	Н	Н	Н	В	В	Н	В		В	В	В
Н	Н	Н	Н	В	В	В	Н	В		В	В	В
Н	Н	Н	В	Н	Н	В	В	В		В	В	В
Н	Н	Н	В	В	Н	В	В	В		В	В	В
Н	Н	Н	В	В	В	В	В	В		В	В	В
Н	Н	В	Н	Н	Н	В	В	В		В	В	В
Н	Н	В	Н	В	Н	В	В	В		В	В	В
Н	Н	В	Н	В	В	В	В	В		В	В	В
Н	Н	В	В	Н	Н	В	В	В		В	В	В
Н	Н	В	В	В	Н	В	В	В		В	В	В
Н	Н	В	В	В	В	В	В	В		В	В	В
Н	В	Х	Х	Х	Х	В	В	В	...	В	В	В
В	Н	Х	Х	Х	Х	В	В	В	...	В	В	В
В	В	Х	Х	Х	Х	В	В	В	...	В	В	В



Состояния дешифратора ИД7

Вход						Выход							
\bar{E}_1	\bar{E}_2	E3	A0	A1	A2	$\bar{0}$	$\bar{1}$	$\bar{2}$	$\bar{3}$	$\bar{4}$	$\bar{5}$	$\bar{6}$	$\bar{7}$
Н	Х	Х	Х	Х	Х	В	В	В	В	В	В	В	В
Х	В	Х	Х	Х	Х	В	В	В	В	В	В	В	В
Х	Х	Н	Х	Х	Х	В	В	В	В	В	В	В	В
Н	Н	В	Н	Н	Н	Н	В	В	В	В	В	В	В
Н	Н	В	В	Н	Н	В	Н	В	В	В	В	В	В
Н	Н	В	В	В	Н	В	В	Н	В	В	В	В	В
Н	Н	В	В	Н	В	В	В	В	Н	В	В	В	В
Н	Н	В	В	Н	В	В	В	В	В	Н	В	В	В
Н	Н	В	Н	В	В	В	В	В	В	В	Н	В	В
Н	Н	В	Н	В	В	В	В	В	В	В	В	Н	В
Н	Н	В	В	В	В	В	В	В	В	В	В	В	Н



ИД14 содержит два дешифратора с независимыми адресными входами A0...A1. Выход разрешает выбрать условие $\bar{E} = Н$ (это вход данных в режиме демультиплексора на четыре выхода).

Состояния дешифратора из ИД14

Вход			Выход			
\bar{E}	A0	A1	$\bar{0}$	$\bar{1}$	$\bar{2}$	$\bar{3}$
В	Х	Х	В	В	В	В
Н	Н	Н	Н	В	В	В
Н	В	Н	В	Н	В	В
Н	Н	В	В	В	Н	В
Н	В	В	В	В	В	Н



ИВЗ – декадный шифратор. Он дает на четырех выходах $A_0...A_3$ двоично-десятичный код от 0001 ($11 = H$) до 1001 ($19 = H$). Десятого входа i_{10} для кодирования нуля нет. Код на выходе 0000 ($BVVV$) появится, если на всех девяти входах присутствуют уровни В.



Состояния шифратора ИВЗ


Вход									Выход			
i_1	i_2	i_3	i_4	i_5	i_6	i_7	i_8	i_9	A_3	A_2	A_1	A_0
В	В	В	В	В	В	В	В	В	В	В	В	В
Х	Х	Х	Х	Х	Х	Х	Х	Н	Н	В	В	Н
Х	Х	Х	Х	Х	Х	Х	Н	В	Н	В	В	Н
Х	Х	Х	Х	Х	Н	В	В	В	В	Н	Н	В
Х	Х	Х	Н	В	В	В	В	В	В	Н	В	Н
Х	Х	Н	В	В	В	В	В	В	В	В	Н	Н
Х	Н	В	В	В	В	В	В	В	В	В	Н	В
Н	В	В	В	В	В	В	В	В	В	В	В	Н

2.4. Триггерные микросхемы


Триггер в цифровой технике – это ячейка запоминания одного бита информации. Простейший триггер – статический RS – это начальные буквы слов: reset – сброс и set – установка. Интересно, что в конце 60-х годов сложнейшей цифровой микросхемой студенты считали JK-триггер (примерно, как теперешний Pentium!). Триггеры JK (по-русски: жика или джей-кей) объединены в группу ТВ. Триггеры JK работает и как статический и синхронно с тактовыми импульсами. Для надежности работы бесконденсаторных JK-триггеров при любых нагрузках JK-триггер вынуждены были делать двойным. Появилась структура master-slave, т.н. хозяин-раб, но лучше сказать: хозяин-помощник. Однако, с течением времени наиболее практичными оказались D-триггеры с одним информационным входом D (data, это микросхемы группы ТМ).

Микросхемы ТВ9 содержат по два JK-триггера, у которых есть полный комплект входов и выходов.

Ноль и единица, подготовленные на входах J и K, загружаем в триггер во время положительной вершины им пульса \bar{C} , срез которого от В к Н перенесет их на выходы. У триггера из ТВ9 есть вход \bar{S} . Он дает два дополнительных режима: асинхронный сброс и классическую неопределенность RS-триггера.





ТВ9(112)



Состояния JK-триггера из микросхемы ТВ9

Режим работы	Вход					Выход	
	\bar{S}	\bar{R}	\bar{C}	J	K	Q	\bar{Q}
Асинхронная загрузка	Н	В	Х	Х	Х	В	Н
Асинхронный сброс	В	Н	Х	Х	Х	Н	В
Неопределенность	Н	Н	Х	Х	Х	В	В
Переключение	В	В	↓	В	В	\bar{q}	q
Загрузка 0 (сброс)	В	В	↓	Н	В	Н	В
Загрузка 1 (установка)	В	В	↓	В	Н	В	Н
Хранение: нет изменений	В	В	↓	Н	Н	q	\bar{q}



ТВ15 содержит два триггера с полным комплектом входов. Особенности: вход J – прямой, а K – инверсный, запись происходит положительным перепадом С. Если входы J и K соединить, получим D-вход.



Состояния JK-триггера из микросхемы ТВ15

Режим работы	Вход				Выход		
	\bar{S}	\bar{R}	\bar{C}	J	\bar{K}	Q	\bar{Q}
Асинхронная загрузка	Н	В	Х	Х	Х	В	Н
Асинхронный сброс	В	Н	Х	Х	Х	Н	В
Неопределенность	Н	Н	Х	Х	Х	В	В
Переключение	В	В	↑	В	Н	\bar{q}	q
Загрузка 0 (сброс)	В	В	↑	Н	В	Н	В
Загрузка 1 (установка)	В	В	↑	В	Н	В	Н
Хранение: нет изменений	В	В	↑	Н	В	q	\bar{q}

Каждый триггер из микросхемы TM2 имеет полный набор входов и выходов. Входы \bar{R} и \bar{S} – асинхронные, с активным уровнем Н. На входе D логический уровень надо зафиксировать перед приходом тактового перепада. Защитный интервал должен превышать время задержки в триггере.






Состояния триггера из TM2

Режим работы	Вход				Выход	
	\bar{S}	\bar{R}	C	D	Q	\bar{Q}
Асинхронная загрузка	Н	В	Х	Х	В	Н
Асинхронный сброс	В	Н	Х	Х	Н	В
Неопределенность	Н	Н	Х	Х	В	В
Загрузка 0 (сброс)	В	В	↑	В	В	Н
Загрузка 1 (установка)	В	В	↑	Н	Н	В



Входы С и D отключены, если на R и S присутствуют противоположные уровни В и Н. Если дано: Н, Н – на выходах неопределенность. Когда дано В, В – в триггер загружается D.

TM5 и TM7 содержат по две пары триггеров с упрощенным входом разрешения загрузки EI. Пока EI = Н вход D = x (безразличен), а на выходе Q остается предыдущее состояние. Перепад на EI от В к Н загружает от входа D "1" или "0" в ячейку.





Состояния триггера из микросхем TM5 и TM7

Режим работы	Вход		Выход	
	EI	D	Q	Q̄
Разрешение передачи данных на вход	В	Н	Н	В
Защелкивание данных	В	В	В	Н
	Н	Х	q	q




TM8 и TM9 – линейки из 4 и 6 триггеров. Входы С и R общие. Когда R = Н, входы С и D безразличны к сигналам. На выходах Q = Н (сброс в ноль). Для записи в триггеры, на их входах D следует подготовить байт, зафиксировать R = В и подать положительный перепад на вход С.



Состояния триггера TM8 TM9




Режим работы	Вход			Выход	
	R̄	C	Dn	Qn	Qn̄
Сброс	Н	Х	Х	Н	В
Загрузка 1	В	↑	В	В	Н
Загрузка 0	В	↑	Н	Н	В



2.5. Счетчики-делители

Микросхемы группы ИЕ – это счетчики-делители. С их помощью можно либо разделить входную последовательность в некоторое число раз, либо подсчитать число пришедших импульсов. Счетчики-микросхемы отличаются не только по числу цифровых разрядов, но и имеют много вариантов цепей управления: асинхронные, синхронные, двоичные, двоично-десятичные, однонаправленные, реверсивные. Коэффициент деления может быть постоянным или переключаемым согласно коду установки. Сброс данных, накопленных счетчиком, у одних микросхем асинхронный, у других – синхронный с тактовым импульсом.


ИЕ6 и ИЕ7 – счетчики синхронные, четырехразрядные, реверсивные. ИЕ7 – счетчик двоичный, считает от 0 до 15 и от 15 до 0. Вариант ИЕ6 – двоично-десятичный: 0...9...0. Положительный перепад на увеличение C_{up} (если уменьшение C_{down}) прибавляет (или вычитает) единицу. Если $R = \overline{PE} = H$, можно асинхронно загрузить в счетчик байт $D0...D3$, который появится на выходах $Q0...Q3$ с задержкой на несколько десятков наносекунд.



Режимы счетчика ИЕ6

Режим	Вход								Выход					
	R	\overline{PE}	C_u	C_d	D0	D1	D2	D3	Q0	Q1	Q2	Q3	\overline{TC}_u	\overline{TC}_d
Сброс	V	X	X	H	X	X	X	X	H	H	H	H	V	H
	V	X	X	V	X	X	X	X	H	H	H	H	V	V
Параллельная загрузка	H	H	X	H	H	H	H	H	H	H	H	H	V	H
	H	H	X	V	H	H	H	H	H	H	H	H	V	V
	H	H	H	X	V	H	H	V	$Q_n = D_n$	H	H	H	V	V
	H	H	V	X	V	H	H	V	$Q_n = D_n$	H	H	H	V	V
Счет на увеличение	H	V	\uparrow	V	X	X	X	X	Счет на увеличение			V	V	
Счет на уменьшение	H	V	V	\uparrow	X	X	X	X	Счет на уменьшение			V	V	

Диаграмма работы счетчика ИЕ6




Соединив оба выхода окончания счета \overline{TC}_u , \overline{TC}_d непосредственно с C_u и C_d следующей микросхемы, получите 8-разрядный счетчик, но он не полностью синхронный. Направление счета изме-

няйте во время плоской вершины тактовых импульсов C_u и C_d . При $C_u = H$ или $C_d = H$ счетчик не переключается..

Режимы счетчика ИЕ7

Режим	Вход								Выход							
	R	\overline{PE}	C_U	C_D	D0	D1	D2	D3	Q0	Q1	Q2	Q3	\overline{TC}_U	\overline{TC}_D		
Сброс	В	Х	Х	Н	Х	Х	Х	Х	Н	Н	Н	Н	В	Н		
	В	Х	Х	В	Х	Х	Х	Х	Н	Н	Н	Н	В	В		
Параллельная загрузка	Н	Х	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	В	Н		
	Н	Н	Х	В	Н	Н	Н	Н	Н	Н	Н	Н	В	В		
	Н	Н	Н	Х	В	В	В	В	В	В	В	В	Н	В		
	Н	Н	В	Х	В	В	В	В	В	В	В	В	В	В		
Счет на увеличение	Н	В	↑	В	Х	Х	Х	Х	Счет на увеличение				В	В		
Счет на уменьшение	Н	В	В	↑	Х	Х	Х	Х	Счет на уменьшение				В	В		

Диаграмма работы счетчика ИЕ7





ИЕ9 – счетчик двоично-десятичный с синхронной загрузкой байта D0...D3 при условии PE = Н. Все разряды выходного байта Q0...Q3 появятся одновременно с положительным перепадом С. Сброс в ноль при $\overline{R} = Н$ – асинхронный. Для синхронного каскадирования есть два входа разрешения: CEP (параллельный) и CET (трикувый), а так же выход TC (счет закончен). Выход TC будет В, если выходной байт стал ВННВ, т.е. 9, а на выходе CET был В. Выход TC обслуживает входы CEP всех счетчиков линейки. Трикувый вход CET используется лишь с третьего каскада. Этим способом десятикратно расширяется длительность выходного импульса, который появляется на экране осциллографа с большой скважностью, т.е. весьма редко. Данный многодекадный счетчик полностью синхронный.

Режим работы счетчиков ИЕ9, ИЕ10 и ИЕ18 (\overline{SR})

Режим	Вход						Выход	
	\overline{R}	C	CEP	CET	\overline{PE}	D _n	Q _n	TC
Сброс	Н	Х	Х	Х	Х	Х	Н	Н
Параллельная загрузка	В	↑	Х	Х	Н	Н	Н	Н
	В	↑	Х	Х	Н	В	В	В
Счет	В	↑	В	В	В	Х	Счет	В
Хранение	В	Х	Н	Х	В	Х	Q _n	Н
	В	Х	Х	Н	В	Х	Q _n	Н


ИЕ10 – двоичный вариант ИЕ9. Отличие его логики лишь в том, что результат счета TC = В появится, когда выходной байт Q0...Q3 стал ВВВВ, т.е. 15. Остальные режимы, параметры и схемы каскадирования совпадают с ИЕ9.



Ошибочные режимы. При CEP=CET=В и C = Н на вход \overline{PE} нельзя давать положительный перепад. При C = Н такой перепад, принятый на CEP и CET, наложит байт загрузки на внутренний код.

IE18 – это IE10 с синхронным входом сброса SR. Перед сбросом фиксируем $\overline{SR} = H$. Все остальные входы сигналов не принимают. Сброс HHHH совпадает с моментом ближайшего положительного перепада С.

IE19 содержит два четырехразрядных счетчика со сбросом R.




2.6. Регистры

В регистровую схему последовательно соединяют несколько триггеров. В отличие от счетчиков, в структуре регистра нет обратных связей. Группа микросхем-регистров ИР среди 74-х микросхем средней интеграции самая большая. Регистры необходимы для последовательного накопления, параллельного хранения и отображения на выходах цифровых слов. Подготовке байта способствуют режимы: реверсирования, т.е. сдвига байта влево или вправо по регистру, а так же Z-выходов.


Универсальные, "короткие" регистры, имеют полный комплект входов и выходов, их можно соединять последовательно, причем синтезированные "длинные" регистры в ряде случаев будут работать синхронно. Встречаются так называемые портовые регистры, которые позволяют уменьшить число проводников шины данных в два раза. Существуют регистры специализированные, например, для АЦП. Наибольшую степень интеграции имеют микросхемы регистровой памяти.

ИР8 – восьмиразрядный регистр сдвига. Сброс всех выходов в H – низкий уровень – происходит синхронно при $\overline{R} = H$, причем все входы запрещены. Последовательных входов данных DS два (по логике И). Тактовый перепад С – положительный, бит сдвигаем вправо от Q0 до Q7.





Состояния регистра ИР8

Режим	Вход				Выход	
	\overline{R}	C	DS _a	DS _b	Q0	Q1-Q7
Сброс	H	X	X	X	H	H-H
Сдвиг	B	↑	H	H	H	Q ₀ -Q ₆
	B	↑	H	B	H	Q ₀ -Q ₆
	B	↑	B	H	H	Q ₀ -Q ₆
	B	↑	B	B	B	Q ₀ -Q ₆



ИР9 – 8-разрядный регистр задержки байта на 8 тактов. У регистра полный комплект входов, но только последовательный выход Q7 ($\overline{Q7}$). Загрузка D0...D7 – асинхронная по разрешению: $\overline{PE} = H$. Когда $\overline{PE} = B$, работает последовательный вход SI: синхронно, по + перепаду на входе C, ранее загруженные биты сдвигаем вправо. Входы \overline{CE} и C – логически равноправные, их можно менять местами. При $\overline{CE} = B$ трансляция кода останавливается, разряды хранятся в регистре.






Состояния регистра IP9

Режим работы	Вход				D0-D7	Внутреннее состояние		Выход	
	\overline{RE}	\overline{CE}	C	SI		Q0	Q1-Q6	Q7	$\overline{Q7}$
Параллельная загрузка	H	X	X	X	H	H	H-H	H	B
Последовательный сдвиг	B	H	↑	H	X	H	Q ₀ -Q ₅	q ₆	$\overline{q_6}$
Хранение	B	B	X	X	X	Q ₀	Q ₁ -Q ₆	Q ₇	$\overline{Q_7}$


IP22 – регистр-защелка входного байта D0...D7. По команде $\overline{E0} = B$, выходные провода разорваны Z. По команде $\overline{E0} = H$ – выходы разрешены. При PE = B слово D0...D7 можно отобразить на выходах. Когда PE = H, входное слово будет защелкнуто в регистр.



Состояния регистра IP22


Режим работы	Вход			Выход триггера Q	Выход Q0-Q7
	$\overline{E0}$	C	D _n		
Разрешение и считывание из регистра	H	B	H	H	H
Защелкивание и считывание из регистра	H	H	H	H	H
Защелкивание в регистр, разрыв выходов	B	H	H	H	Z
	B	H	B	B	Z

IP23 – аналогичен IP22, но вместо статического входа параллельной загрузки PE устроен положительный тактовый вход C для синхронного отображения байта Q0...Q7.





Состояния регистра IP23

Режим работы	Вход			Выход триггера Q	Выход Q0-Q7
	$\overline{E0}$	C	D _n		
Загрузка и считывание	H	↑	H	H	H
Загрузка регистра	H	↑	B	B	B
и разрыв выходов	B	↑	H	H	Z
	B	↑	B	B	Z



IP24 – регистр 8-разрядный, универсальный, как сдвиговый влево-вправо, так и накопительный. Выходные провода (4...7, 13...16) – это порт данных, управляемый по двум входам выбора S0 и S1 и парой входов разрешения Z-состояния: E01 и E02. При S0 = S1 = H порт работает на выход. Если S0 = S1 = B, провода порта слово принимают. Между прочим, первообразное значение слова port – дверь, открывающаяся в обе стороны. Сброс данных при условии $\bar{R} = H$ – асинхронный. Вход DS0 принимает последовательное слово слева (сдвигаем вправо), от DS7 – прием справа, сдвиг влево. Если использовать последовательные выходы кода Q7 (справа) и Q0 (слева), можем соединить регистры IP24 последовательно. Для кольцевой рециркуляции соедините Q7 с DS0 (или Q0 с DS7).

Существует вариант 74AC323, снабженный входом синхронного сброса $\bar{SR} = B$ по +перепадку на входе C. В отечественном исполнении – это микросхема КР1554ИР29. ИР33 – 8-разрядный регистр отображения, входа C не имеющий. Совпадает по цоколевке и применению с микросхемой ИР22.




Режимы работы регистра ИР24 и ИР29

Режим работы	Вход							Выход			Вход для 74АС323 (ИР29) SR
	\bar{R}	C	S0	S1	DS0	DS7	Вх/Вых	Q0	Внутри регистра Q1-Q6	Q7	
Сброс	Н	Х	Х	Х	Х	Х	Х	Н	Н-Н	Н	н
Сдвиг вправо	В	↑	в	н	Н	Х	Х	Н	Q ₀ -Q ₅	Q ₆	в
	В	↑	н	в	Х	н	Х	В	Q ₀ -Q ₅	Н	в
Сдвиг влево	В	↑	н	в	Х	в	Х	Q ₁	Q ₂ -Q ₇	В	в
	В	↑	н	н	Х	Х	Х	Q ₁	Q ₁ -Q ₆	Q ₇	в
Хранение	В	↑	в	в	Х	Х	н	Н	Н-Н	Н	в
Параллельная загрузка	В	↑	в	в	Х	Х	в	В	В-В	В	в


Управление выходами регистра ИР24

Режим работы	Вход					Выводы Вх/Вых0-Вх/Вых7	
	E01	E02	S0	S1	Q _n (в регистре)		
Считывание из регистра	Н	Н	Н	Х	Н	Н	Выводы данных
	Н	Н	Н	Х	В	В	
	Н	Н	Х	Н	Н	Н	
	Н	Н	Х	Н	В	В	
Загрузка в регистр	Х	Х	В	В	Q _n = Вх/Вых		Входы данных
Разрыв выводов Вх/Вых	Х	В	Х	Х	Х		Z
	В	Х	Х	Х	Х		Z



ИР33 – 8-разрядный регистр отображения, входа С не имеющий. Совпадает по цоколевке и применению с микросхемой ИР22.



ИР35 – 8-разрядный регистр отображения, и сдвига со входами С (вместо PE для ИР33) и \bar{R} (вместо E0 для сходного по цоколевке ИР23).



Регистры ИР40 и ИР41 – восьмиразрядные, имеющие по 8 входов D и восемь инверсных выходов \bar{Q} . ИР41 имеет тактовый вход записи CP (вывод 11). ИР40 тактового входа не имеет, вывод 11 у него – это вход очистки R. У обоих регистров выходы имеют третье логическое состояние Z, которым управляет вход \bar{OE} .




2.7. Арифметические схемы

ИП5 – 9-разрядная схема проверки четности суммы единиц входного байта. Входы I0...I8 образуют одинаковые узлы А, Б, В. Имеются выходы ΣE (even, четная сумма) и ΣO (odd, нечетная сумма).


Число входов проверки можно наращивать. Десять ИП5 дадут 81 вход. Это девять входных микросхем; десятая своими девятью входами собирает их решения $\Sigma 1... \Sigma 9$ и формирует окончательное решение

на своих выходах $\Sigma E10$ и $\Sigma O10$. Проверка на четность/нечетность принятого кода – простая и самая эффективная. Однако в передаваемом сообщении должен присутствовать разряд четности, чтобы в посылаемом в линию с помехами сообщении всегда число единиц было бы четным (или нечетным).




Состояния в схеме проверки на четность ИП5


Вход	Выход	
	ΣE	ΣO
Число высоких уровней на входах 10...18	ΣE	ΣO
Четное	В	Н
Нечетное	Н	В




СП1 – 4-разрядный цифровой компаратор с 11 входами: 8 для двух сравниваемых цифровых байтов $A0...A3$ и $B0...B3$ и три входа наращивания: $I(A < B)$, $I(A = B)$ и $I(A > B)$. Результаты сравнения слов A и B появляются на одно, из трех выходов: $A > B$, $A = B$ и $A < B$. Шесть последних строк таблицы отображают последовательный или параллельный способы наращивания числа разрядов. В первом случае выходы $A < B$, $A = B$ и $A > B$ младшей микросхемы надо присоединить кодноименным входам



старшей. Два компаратора СП1 смогут сравнивать два 8-разрядных байта (это счет до 255). На входы "Больше" и "Меньше" первой микросхемы надо дать высокие уровни В, а на вход "Равно" – Н. Параллельная структура всегда двухступенчатая. Показан компаратор для пары 24-разрядных слов. Компаратор СП1 удобен как основа всевозможных кодовых замков, столь актуальных сейчас. Слово A записываем постоянно скрытыми тумблерами, переключками или в ПЗУ как уставку. При наборе открытыми кнопками слова B замок откроется, если $A = B$. Если набор слова B ложный, т.е. код "подбирают", выходы $A > B$ или $A < B$ могут включать сигнал тревоги или вообще заблокировать замок. Одна микросхема сработает при переборе 15 вариантов кода, двухкаскадная – после 255 и т.д. Отметим, что КМОП-овский замок можно питать от батарейки год и более.





Состояния цифрового компаратора СП1

Вход сравнения				Вход наращивания			Выход		
A3, B3	A2, B2	A1, B1	A0, B0	I(A>B)	I(A<B)	I(A=B)	A>B	A<B	A=B
A3>B3	X	X	X	X	X	X	B	H	H
A3<B3	X	X	X	X	X	X	H	B	H
A3=B3	A2>B2	X	X	X	X	X	B	H	H
A3=B3	A2<B2	X	X	X	X	X	H	B	H
A3=B3	A2=B2	A1>B1	X	X	X	X	B	H	H
A3=B3	A2=B2	A1<B1	X	X	X	X	H	B	H
A3=B3	A2=B2	A1=B1	A0>B0	X	X	X	B	H	H
A3=B3	A2=B2	A1=B1	A0<B0	X	X	X	H	B	H
A3=B3	A2=B2	A1=B1	A0=B0	B	H	H	B	H	H
A3=B3	A2=B2	A1=B1	A0=B0	H	B	H	H	B	H
A3=B3	A2=B2	A1=B1	A0=B0	H	H	B	H	H	B
A3=B3	A2=B2	A1=B1	A0=B0	X	X	B	H	H	B
A3=B3	A2=B2	A1=B1	A0=B0	B	B	H	H	H	H
A3=B3	A2=B2	A1=B1	A0=B0	H	H	H	B	B	H

Часть III

ПРОЕКТЫ

Как показывает опыт, и профессионалы и моделисты редко делают свои конструкции полностью по чужим описаниям, как говорят: "от сих до сих". Реально, одним важна стартовая идея, а другим просто хочется где-то посмотреть, как можно удачнее решить ту или иную задачу.

В этой части книги собрано несколько десятков дизайн-проектов, которые объединены тем, что все они работают на микросхемах КМОП, как высоко-


вольтных (часть I), так и низковольтных (часть II).

В предлагаемой коллекции устройств студенты могут найти полезные фрагменты для своего курсового проектирования.


Следует заметить, что названия некоторых микросхем из частей I и II при отечественной системе наименований как бы совпадают: ЛН2 и ЛН2, ИЕ10 и ИЕ10 и др. Внимательно проверяйте номера серий микросхем!

3.1. Генераторы

Простейший автогенератор делается на одном инверторе-триггере Шмитта из микросхем ТЛ1, ТЛ2 или ТЛ3. Генераторы инфранизких частот (менее 10 Гц) надо делать исключительно на ТШ, чтобы импульсы переключения имели острые фронт и срез. От таких перепадов надежно, без сбоев срабатывают тактовые входы счетчиков и регистров КМОП. Переменным резистором R2 регулируем длительность импульса. В нашем примере: максимум длительности – 0,25 с, минимум – 20 мс. Пределы регулирования частоты: 2...25 Гц.




Добавив в предыдущую схему два диода VD1 и VD2, можем регулировать скважность последовательности, т.е. отношение "импульс/пауза". Здесь диапазон регулирования скважности Q – десять раз.




Эту схему мультивибратора-автогенератора на двух инверторах КМОП вполне можно считать базовой. Резисторы R_s и R_t охватывают инвертор DD1 отрицательной обратной связью по постоянному току и инвертор работает в линейном режиме. Длительность импульса и паузы в осциллограмме U_A.

определяет звено R_tC. Если правильно выбрать отношение номиналов R_s и R_t: (2R_t<R_s<10R_t), то с достаточной точностью частоту генерации этого мультивибратора можно рассчитывать по формуле:


$$f = 1/(2,3R_t C) = 0,43/(R_t C).$$




На микросхеме, содержащей ТШ, построен генератор импульсов, выходную частоту которого можно переключать декадами в пределах от 10 Гц до 10 МГц. Для переключения служит переключатель S1 и магазины конденсаторов C1–C5 и C6–C10. В пределах каждой декады частоту можно установить точно с помощью резистора R2. Пользуясь внутренними порогами триггера Шмитта, резистором R4 можно менять скважность импульсов генерируемой последовательности. Полярность выходных импульсов переключаем тумблером S2.




В этом приборчике светодиод позволит наблюдать приход короткого входного импульса "Пуск", который превращается в калиброванный с длительностью: $T = 2RCU_D/U_{и.п.}$. Учтите, что напряжение на светодиоде $U_D = 1,8 В$.



Автогенератор-мигалка. Удобен как индикатор наличия напряжения, например, на шине питания или на клеммах аккумулятора (ночью!). По частоте мигания можно даже оценить уровень напряжения на проводе питания. Поскольку напряжение на светодиоде примерно равно 2 В, то при напряжении питания $U_{и.п.} = 4 В$ частота мигания светодиода будет 0,5 Гц (одна вспышка за 2 с), а при $U_{и.п.} = 12 В$ частота вспышек будет 3 Гц. Эту и предыдущую схемы можно таким образом использовать как преобразователь напряжение-частота ПНЧ для простого цифрового вольтметра.




Простейший таймер задержки выходного импульса можно сделать на преобразователе уровня без инверсии из микросхемы DD1 типа ЛП4. Время задержки зависит от амплитуды входного импульса $U_{вх}$.




Логические элементы И из микросхем триггеров Шмитта K561ТЛ1 (высоковольтная) и ТЛ3 (из 74-х микросхем) можно использовать как достаточно стабильные двухпороговые формирователи. Переменное входное напряжение $U_{вх}$, пересекая пороговые уровни ТШ U_n^+ и U_n^- производит полное переключение выходного напряжения $U_{вых}$. Потенциал верхнего порога подсчитываем по соотношению:

$$U_n^+ = U_{и.п.} R2 / (R1 || R2 + R1).$$


Нижний порог: $U_n^- = U_{и.п.} (R1 || R2) / (R1 || R2 + R3)$. Для K561ТЛ1 $U_{и.п.} = 3...15 В$, время переключения – около 100 нс. Для КР1554ТЛ3 это время – менее 50 нс. Если потенциал $U_{и.п.}$ стабилизировать, потенциалы обнаружения U_n^+ и U_n^- будут хорошо зафиксированы.




Эта схема формирователя на ТШ, позволяющая задержать по фазе выходную последовательность импульсов $U_{вых}$. Нарастающий фронт импульса входной последовательности $U_{вх}$ задерживается на время $t_{зд}^+$, срез этого импульса – на время $t_{зд}^-$. Эти задержки достаточно точно можно оценить по соотношению: $t_{зд} (мкс) = 0,9R (кОм) C (тыс. пФ)$.




Добавив на второй вход И второе RC – звено ($R2 - C2$), времена задержки фронта и среза входного импульса можно сделать не одинаковыми: импульс будет не только задержан, но и затянется.




Эта схема формирователя на ТШ – однопороговая, поэтому на выходе появится с задержкой только фронт входного импульса.






Эта схема позволяет расположить как в окне в широких импульсах входной последовательности $C_{вх}$ укороченные тактовые импульсы $C_{вых}$. Основа схемы: двухпороговый "оконный" компаратор DA1–DA2. Пределы "окна" можно отрегулировать потенциометрами R4 и R5. Входное напряжение компара-


торов U_{32} с помощью звена C1 – C2 – R2 искажат. Нарастающая вершина импульса, пересекая уровни порогов, вызывает поочередное срабатывание компараторов, что и формирует импульс $C_{вых}$.




На одной микросхеме аналогового коммутатора КТ1 или КТ3 можно построить парафазный переключатель каналов А и В. Задающий генератор образуют: RC-звено C1 – R3 и инвертор DD1.1. Резисторы R1 – R2 служат для создания порога Шмитта. Элемент DD1.2 инвертирует последовательности, переключая каналы А и В. Частота переключения каналов $F = 1/(2,2 R_3 C_1)$, импульсы симметричные, скважность $Q = 1/2$.




Так называемые квадратурные генераторы дают два сигнала, сдвинутые по фазе на четверть периода, т.е. на 90° . Этот генератор производит два таких меандра f_{Q1} и f_{Q2} , сформированных из четырехкратной входной частоты f_T . Полный цикл квадратурных меандров получается из восьми входных импульсов.




Данное устройство удваивает фиксированную частоту входного сигнала: в нашем примере $f_{вх} = 1$ кГц, т.е. период 1000 мкс. Логический элемент "искл. ИЛИ" DD1.1 использован для выделения фронта и среза каждого входного импульса. На выходе 3 наблюдается последовательность "кlyкoв" с частотой повторения 2 кГц (период 500 мкс). Ждущий мультивибратор КР1533АГ3 после запуска каждым из этих "кlyкoв" генерирует как раз нужный полупериодный импульс $\tau_{вых} \approx 0,45 R_2 C_2 \approx 250$ мкс при указанных номиналах. Итого, получена выходная частота $f_{вых} = 2$ кГц, причем импульс и пауза — одинаковые, по 250 мкс.




Шумовые последовательности аналоговых и импульсных сигналов достаточно часто используют для кодирования сообщений и для измерительных целей. Идеальный шумовой сигнал не имеет корреляции, т.е. в нем никакими средствами нельзя обнаружить закономерность следования импульсов. Но во многих случаях удобнее использовать т.н. псевдошумовой сигнал с некоторой длиной базы корреляции, т.е. повторяемости. Если такой последовательностью закодировать сообщение, то постороннему наблюдателю трудно будет разыскать эту базу. Микросхема К176ИР10 имеет длину четырех своих регистров — 42 разряда. Для генерации псевдошумовой последовательности к регистру добавлены два элемента "искл. ИЛИ", чтобы сделать нужную обратную связь. Через конденсатор С1 генератор получает импульс запуска при включении питания.




Этот генератор псевдошумовой последовательности имеет короткую базу — 15 разрядов.




Кварцеванный автогенератор на ЛЭ работает на основной, фундаментальной частоте кварцевого резонатора f_{BQ} . Если использовать ЛЭ серий 1554 или 1594 ($t_{зд,р} > 10$ нс), то вполне возможно генерировать частоты до 20...30 МГц. Поскольку т.н. активность кварцевых резонаторов не одинакова, можно как варианты коррекции фазировки попробовать присоединить параллельно С2 высокочастотный дроссель с малой индуктивностью 1,5 мкГн, либо заменить С3 резистором с номиналом 2 кОм.



При построении кварцевых автогенераторов часто приходится использовать прием работы на кратной гармонике. В нашем случае DD1.1 — это автогенератор фундаментальной частоты f_{BQ} , элемент DD1.2 — буферный, его выходной ток раскачивает резонансный контур L1 — C5, настроенный на частоту в n-раз большую, чем f_{BQ} . Инвертор DD1.3 работает в линейном режиме; DD1.4 — буферный, окончательно формирующий меандр с частотой $n f_{BQ}$. В схемах гармонических умножителей коэффициент n более 5 раз выбирают редко. На микросхемах серий 1554 и 1594 можно попробовать достичь частот 60...80 МГц.




Эта схема генерирует на выходе трехфазную последовательность, если на входах А и В высокие и низкие логические уровни чередуются согласно таблице, причем, когда А = В = 0, генератор молчит.




$f_{\text{вых}}$	A	B
—	0	0
1,3 кГц	0	1
2,7 кГц	1	0
2 кГц	1	1


На двух инверторах микросхемы К561ЛН2 или аналогичной можно попытаться сделать генератор синусоидального напряжения. Для этого элемент DD1.2 включен как инвертор-усилитель с отрицательной обратной связью, устанавливающей усиление этого каскада $K_U = R5/R4 = 4$ раза. Селективным элементом служит так называемый полумост Вина: R1, C1 и R2, C2. Должна получиться частота автогенерации: $f = 1/RC$, при условии: $R1 = R2$ и $C1 = C2$. Для генерации чистого синуса без искажений полуволн сверху и снизу следует поддерживать усиление двух каскадов на уровне точно 3 раза. Здесь не предусмотрена стабилизирующая обратная связь (обычно, с лампочкой накаливания или с полевым транзистором), поэтому реально масштаб усиления следует подрегулировать резистором R3, наблюдая форму сигнала по осциллографу.




На многие устройства после включения питания требуется с некоторой задержкой подавать импульс очистки, сброса информации. На выходе данной схемы импульс сброс – reset длительностью 0,5 с появится через секунду после включения питания тумблером S1. Сброс дается здесь низким уровнем, т.е. нулем.



Этот каскад задержки исполнения переключается нарастающей экспонентой $U_{\text{вых}}$ после пересечения ею верхнего порога U_n^+ триггера Шмитта. Выходной сигнал $U_{\text{вых}}$ даст команду исполнения низким уровнем, т.е. нулем.




После включения питания тумблером S1 высокий выходной потенциал триггера Шмитта $U_{\text{вых}}$ появится после пересечения входной экспонентой нижнего порога срабатывания ТШ. Такой простой каскад надежно обеспечивает задержку исполнения команды, что часто просто необходимо для устойчивости систем.




Логический элемент – триггер Шмитта в данном устройстве позволяет генерировать регулируемую последовательность импульсов, имеющих длительность t_1 , но следующих с паузой t_2 . Эти интервалы t_1


и t_2 нельзя сделать строго одинаковыми из-за несимметрии порогов срабатывания ТШ. Примерные значения t_1 и t_2 можно подсчитать: $t_1 \approx t_2 \approx 0,45R_1C_1$, откуда узнаем частоту установившейся последовательности: f (кГц) = $1100/[R_1$ (кОм) C_1 (тыс. пФ)]. Потенциометр R3 позволяет подкорректировать скважность последовательности. Выбирайте номиналы по соотношению: $R_2 = (10...20)R_1$, $R_3 = 5...50$ кОм.




Недостаток всех автогенераторов мультивибраторного типа в затянутости самого первого импульса выходной последовательности. Чтобы этого избежать, приходится делать ту или иную схему старта, суть которой – предварительно зарядить конденсатор мультивибратора C1. В этой схеме задачу решают с помощью диода VD. После замыкания стартового контакта S1 на выходе появится последовательность импульсов без искажений первого такта, т.е. без сбоя фазировки.




Если в этот генератор установить резисторы с отношением номиналов $R_2 \ll R_1$, мультивибратор будет генерировать короткие импульсы t_1 с увеличенной паузой t_2 . Схема дает хорошую стабильность с "высоковольтным" ТШ К561ТЛ1.



Данный генератор имеет регулятор длительности выходных импульсов – потенциометр R2. Если движок переместить в точку 2, получим короткие положительные импульсы Вых.1. Установив движок в точку 1, получим длинные выходные импульсы Вых.2.




3.2. Делители





Четырехразрядные счетчики K561IE11 можно каскадировать по синхронной схеме. На выходе импульсы из последовательности f_T появятся со скважностью $1/256$.



Эта схема синхронного каскадирования счетчиков IE11 дает после деления симметричные выходные импульсы.





На КМОП-счетчике KP1564IE10 строится делитель входной частоты f_T в 2,5 раза. Чтобы устранить "кlyки"-помехи, которые могут появиться на выходе 6 микросхемы DD2, добавлен конденсатор фильтра C_Φ . Можно использовать один счетчик из K561IE10.










На двух счетчиках K561IE8 с помощью "искл. ИЛИ" можно построить делитель частоты на 3, причем осциллограмма выходных импульсов $f_T/3$ окажется симметричной.



Предлагается еще один делитель частоты $f_T/3$ с элементом "искл. ИЛИ". С целью устранения "кlyков"-помех полезно установить формирователи – триггеры Шмитта на входе и на выходе "искл. ИЛИ" перед точкой С.



Делитель частоты $f_T/5$ получается из трех триггеров, а делитель частоты $f_T/7$ – из четырех. Эти делители – однотипные. Это так называемые счетчики Мебиуса. Код в них циклически заменяется, как переворачиваются стороны движущейся замечательной ленты Мебиуса.





Счетчик КР1564ИЕ10 – четырехразрядный, поэтому без дополнительных компонентов с его помощью можно делить входную частоту $f_{вх}$ в четное число раз, кратное 2, т.е. в 2, 4, 8 и 16 раз. Добавив три логических элемента и переключатели S1, S2, S3 с целью предварительной записи единиц и нулей по входам D, можно реализовать делитель в нечетное число раз, при этом последовательность $f_{вых}$ будет симметричной. Поскольку наше устройство – это делитель в нечетное число раз, на вход D0 надо постоянно подавать единицу. Десятичный вес пере-


ключателей: S1 – два, S2 – четыре, S3 – восемь. Устройство будет работать как делитель на 15, если на всех входах D0...D3 установить единицы. Делитель на 13 с выходом от Q3 получим, если по входу S1 запишем ноль, а по входам S2, S3 – единицы. Соответственно при единицах на входах S1 и S2, а S3 = 0 устройство даст на выходе Q2 $f_{вых} = f_{вх}/7$. Если S2 = 1, а S1 и S3 – нули, работает делитель на 5 (выход Q1).

3.3. Измерительные устройства


Это схема очень простого преобразователя "напряжение – частота", т.е. ПНЧ (voltage-to-frequency converter – VFC), который может оказаться вполне пригодным как входное устройство преобразователя аналог-цифра для цифрового вольтметра. В данном случае крутизна преобразования составляет $f_{вых}/U_{вх} = 800$ Гц/В. Чтобы зафиксировать характеристику преобразования, на элемент DD1 – триггер Шмитта надо дать очень стабильное, опорное напряжение питания $U_{и.п.стаб.}$, чтобы зафиксировать пороги Шмитта.




Этот прибор – индикатор направления вращения вала. Придется изготовить два датчика с оптопарами: светодиод VD1 и фотодиод VD2 (или фоторезистор, а лучше – фототранзистор КТФ102). На валу двигателя располагаем вертушку – обтуратор. Датчик 2 надо сдвинуть на половину аперттуры крылышка обтуратора, как показано на рисунке. Высокий уровень, появившийся на одном из выходов, индицирует направление вращения.



Элемент "искл. ИЛИ" – хороший детектор разности фаз двух переменных напряжений U_A и U_B , имеющих уравненные частоты. Входными формирователями DA1 и DA2 могут служить любые компараторы или операционные усилители, работающие от однополярного питания. Желательно включить их по схеме триггера Шмитта со слабой положительной обратной связью: R1 – R3 и R2 – R4. Измерительный прибор фазометра PA1 лучше использовать с нулем в центре шкалы. Установить стрелку на ноль можно резистором R7.




Это схема простейшего функционального генератора, вырабатывающего сфазированные прямоугольные и треугольные импульсы. В генераторе, дающем последовательность прямоугольных $U_{\text{вых1}}$ и треугольных импульсов $U_{\text{вых2}}$, одним регулятором R2 перекрывается декада по частоте. Пределы частоты: 5...50 кГц. Вместо одиночного конденсатора C1 можно использовать магазин с декадным шагом и добавить переключатель диапазонов. Конденсатор C1 получает ток заряда от генератора стабильного тока I_0 . Этот ток можно подрегулировать, изме-



нив силу тока смещения $I1$. Скорость заряда: $I_0/C1$, В/с. Ход заряда остановится, а затем заряд сбросится до нуля, когда замкнется транзистор VT3. Длительность спада выходного импульса $t_{\text{обр}}$ можно регулировать резистором R4. Скважность импульсов Q будет зависеть от угла поворота движка R4.


При экспресс-проверке самой разнообразной аппаратуры может оказаться полезным одночастотный функциональный генератор, работающий от низковольтной батарейки 4,5 В или даже 3 В. На переднюю панель коробочки прибора надо вывести: светодиод HL1 – индикатор включения, ось R11 – регулятора уровней выходного синуса и треугольника и ось R4 – регулятора уровня выходного меандра, рычажок тумблера S2 – переключателя формы выходного сигнала "треугольный – синусоидальный", а так же ось трехпозиционного переключателя S1 и пару выходных клемм "Вых.". В положении 2 переключатель S1 выключает питание генератора. Переключив переключатель на 1, получаем на клеммах "Вых." регулируемые синус или треугольник. В положении S1 на 3 получим на выходе регулируемый меандр.

Логические элементы 1,2-3 и 5,6-4 работают в схеме генератора прямоугольных импульсов, следующих с частотой около 1 кГц. Оставшиеся два ЛЭ использованы как буферные инверторы. От выхода микросхемы 11 через эмиттерный повторитель VT1 и регулятор R4 на выход прибора пойдет прямоугольный сигнал. В приборе есть RC-фильтр третьего порядка R7...R9-C4...C6, пройдя через который прямоугольный сигнал превратится в синусоидальный удовлетворительного качества. Если тумблер S2 замкнем, то прямоугольный сигнал обойдет трехзвенный фильтр и на выходе однозвенного фильтра R6 – C6 получится почти треугольный сигнал. Транзистор VT2 – эмиттерный повторитель этих сигналов.




Два 4-разрядных реверсивных счетчика DD.1 и DD.2 К561ИЕ14 работают в таймере-секундомере обратного отсчета времени. Генератором секундных импульсов здесь служит таймер КР1006ВИ1 – DD.5 (NE555). Предварительное число требуемых секунд

задержки исполнения набираем тумблерами S0...S7. Вес S0 – это $2^0 = 1$ с, вес S7 – $2^7 = 128$ с. Запись в оба счетчика кода секунд задержки разрешается нажатием кнопки S8.




Цифровой вольтметр со шкалой 1...99 В можно построить на двух таймерах "555", т.е. КР1006ВИ1, или на одной микросхеме с двумя таймерами "556", т.е. КР1087ВИ3. Подсчитывают импульсы два счетчика К176ИЕ4. Таймер DD1 работает как преобразователь "напряжение – частота" и включен ждущим

мультивибратором. Шкала смонтированного прибора калибруется резистором R2. Таймер DD2 задает время, за которое при входном напряжении 99 В будет накоплено 99 отсчетов на индикаторах.




Этот частотомер, имеющий аналоговый выход, позволяет измерять частоты в 6 диапазонах с пределами: 100 Гц, 1 кГц, 10 кГц, 100 кГц и 1 МГц. Схему можно использовать как основу малогабаритного тахометра или спидометра для велосипеда. Симметричная последовательность импульсов – меандр для таких измерений не годится: какой бы ни была частота меандра, средний уровень напряжения будет одинаковым: $U_{\text{вых}} = U_{\text{макс}}/2$. Если превратить меандр в последовательность коротких импульсов, то среднее выходное напряжение окажется пропорциональным частоте этих импульсов: чем выше частота следования, тем больше средний уровень последовательности $U_{\text{вых}}(f)$. В каждой декаде нашего частотомера резисторами от R4 до R8 следует отрегулировать в начале каждого поддиапазона

отношение длительности и паузы один к десяти, т.е. $f_w/t_n = 1/10$. Измерительная головка частотомера – это микроамперметр со шкалой, например, 0...100 мкА. Подгонкой сопротивления резистора R10 следует добиться на верхней частоте каждого поддиапазона полного отклонения стрелки на всю шкалу. Конечно, при наладке прибора следует пользоваться цифровым частотомером. Учтите, что у некоторых индикаторов, например, M476, M685 и других им подобных, легоньких, малогабаритных, пластмассовых, наиболее пригодных для карманного исполнения частотомера, начало шкалы нелинейное, растянутое. Подробно о конверсии таких индикаторов в измерительную головку читайте в журнале "Моделист-Конструктор" № 8 за 1998 г.




Автогенератор на микросхеме с четырьмя триггерами Шмитта используется в двухшкальном измерителе малых номиналов конденсаторов от 5 до 300 пФ. Самую высокую частоту автогенератор дает на пределе шкалы М, т.е. 5...70 пФ. Частоту следует установить 3 МГц. Частоту для шкалы Б – 6...300 пФ – надо установить $f = 150$ кГц (точная подстройка по внешнему частотомеру с помощью триммера C1).

Для отсчета емкости C_x следует сделать отметку на шкале измерителя PA1. Собственно отсчет емкости надо брать по шкалам, закрепленным на передней панели прибора на местах выхода осей R2 и R4. Эти шкалы надо калибровать, пользуясь набором эталонных конденсаторов.




Этот прибор так же измеряет емкости C_x , но в ее качестве выступает интегральный датчик влажности. Если влажность воздуха меняется в пределах от 30 до 90%, емкость датчика увеличивается от 120 пФ до 150 пФ. Счетчик DD1 CD4060 вырабатывает опорную кварцованную последовательность с частотой 3906 Гц. Таймер DD2 TLC555 т.е. КМОП-

вариант биполярного таймера КР1006ВИ1, работает как ждущий генератор. На выходе таймера получается опорная частота, но с широтно-импульсной модуляцией. Изменения выходного тока, пропорциональные влажности, индицируются микроамперметром РА.




С помощью микросхемы "искл. ИЛИ" DD2 типа К561ЛП2 построен простой цифро-аналоговый преобразователь, позволяющий синтезировать ступенчатый "синус" с частотой $f_{\text{вых}}$ до 150 кГц. Максимальная задающая частота $f_{\text{вх}} = 32 f_{\text{вых}}$. Минимальная частота цифрового "синуса" – любая, ин-

франжкая, поскольку генератор-ЦАП – полностью статический. Не забывайте, что инфранизкочастотную последовательность $f_{\text{вх}}$ следует сформировать триггером Шмитта.




Цифровой "синус" с восемью ступеньками может генерировать двухрегистровая микросхема К561ИР2. Частоту преобразования регулируем резистором R9. Сгладить ступеньки, но лишь в опре-

деленном интервале частот, помогает однозвенный RC-фильтр.





Генератор выходного ступенчатого сигнала построен на 14-разрядном счетчике К561ИЕ16. Полный цикл переключения счетчика соответствует 16384 тактовым импульсам входной последовательности f_r . Но здесь использованы только пять старших разрядов, что дает выходную лестницу с 32

ступеньками. Поскольку ИЕ16 – счетчик асинхронный, в выходной последовательности следует ожидать наличие двухполярных выбросов glitches. Чтобы их сгладить, операционный усилитель DA1 снабжен интегрирующим конденсатором C1. Наклон выходной лестницы можно изменить поворотом движка резистора R7.




Это генератор уровней видеосигналов от черного до белого (шесть градаций), имитирующий сигнал телевизионной строки, т.е. это – gray clean генератор – генератор серого клина. В сигнале есть период гашения и врезка синхронизации. В цифроаналоговом преобразователе использована матрица диодов, чтобы создать ступеньки сигнала с полной амплитудой 2,6 В. После эмиттерного повторителя амплитуда $U_{\text{вых}}$ снижается до 2 В. Однако, под стандартный уровень входного сигнала любого телевизионного монитора 1,07 В амплитуду можно подстроить потенциометром R7.



3.4. Самоделки


Известно, что частота автогенерации мультивибратора (здесь транзисторы VT1 и VT2) тем выше, чем больше напряжение на цепи его базового смещения R14 и R15. Поскольку счетчик K561IE8 дает последовательные импульсы по восьми выходам, можно попробовать группой резисторов

R5...R12 отрегулировать мелодию, которую "можно угадать с восьми нот". Простейшая мелодия: гамма на одну октаву. Учтите, что частота звука "ля" первой октавы: 440 Гц, второй – 880 Гц и т.д. Схема пригодна для сигнала или для игрушки. Мелодия будет повторяться с паузой.




На счетчике K561IE20 построен другой генератор мелодии, которую помогут отрегулировать


R1...R8 и R11. Можно удлинить звучание, используя оставшиеся выходы счетчика.



В этом генераторе для подбора мелодии можно задействовать десять нот. Паузы воспроизведения нет. Генератором звука служит таймер DD3 KP1006BI1, потенциал модуляции частоты даем на его вывод 5. Таймер DD2 определяет скорость, темп воспроизведения мелодии, для чего следует заменять элементы его цепи автогенерации R1 – R2 – C1. Можно использовать двойной таймер KP1087BI3.


На одной микросхеме K561ТЛ1 построен весьма звонкий генератор звука вызова для телефонного аппарата или другой сигнализации.






Этот генератор звука вызова для телефонного аппарата – четырехконтактный. Тон можно регулировать в широких пределах.


Для проектируемых сирен, гудков и для других звуковых индикаторов будет полезен генератор прерывистого звука. К автогенератору частоты манипуляции 2 Гц (период 0,5 с) присоединен генератор звуковой частоты 1 кГц.




Генератор сигнала "бип", задержанного по времени, можно использовать в таймерных системах. Переключателем S1 можно выбрать время задержки команды исполнения от четверти секунды до двух часов. Окончание интервала можно наблюдать




и по красному светодиоду HL2. К выводу 8 микросхемы подключен светодиод HL1 (можно другого цвета), индицирующий, что прибор запущен в работу.



Этот таймер задержки исполнительного сигнала ограничивает время работы лампы освещения. В таймере микросхема DD1 работает как внутренний автогенератор. Если взять выходной импульс от 13-го разряда, чтобы установить время задержки 1 ч, необходимо настроить автогенератор на период 0,44 с, подобрав номиналы C1, R3 и R4. Если микросхему CD4060 приобрести не удалось, можно воспользоваться счетчиком K561IE16 с дополнительным автогенератором K561ТЛ1. Фоторезистор R1 принимает свет настольной лампы. По истечении одного часа, пьезоиндикатор станет издавать звуковые посылки 1 кГц через 5...8 с. Такой прибор – хороший подарок любителям почитать на ночь: погасите лампу, утро вечера мудренее.




С помощью автогенератора, у которого можно регулировать отношение времен импульс/пауза, т.е. $T_{и}/T_{п}$, можно менять силу тока питания микроэлектродвигателя. Эта – широтно-импульсная модуляция ШИМ происходит при постоянной частоте следования импульсов 25 Гц. Поворачивая ротор потенциометра R1, можем мягко трогать двигатель с места и так же плавно его останавливать. Устройство поможет железнодорожникам моделистам-машинистам.




Здесь показана схема управления микроэлектродвигателем, обеспечивающая две фиксированные скорости вращения. Переключателем S1 включаем один из генераторов с регулируемым отношением $T_{и}/T_{п}$. Резисторами R1 и R2 первую и вторую скорости вращения надо установить предварительно. Кнопкой S2 двигатель запускаем. Регулятор удобен для микродрели, если мастеру приходится

сверлить отверстия с диаметром около 1 мм поочередно в разных материалах: мягком и твердом. Предварительно подобранные скорости вращения позволят сэкономить дорогие микросверла. К слову, если вдруг понадобилось усилить нажим на сверло, это верный признак, что режущие кромки сверла надо подправить алмазным надфилем. Сверлышки надо подтачивать постоянно!




Этот прибор помогает уходу за растениями. Полезен он не только любителям, но и профессионалам-растениеводам. В почве располагаем два электрода, лучше из нержавеющей (реализация: лезвие от безопасной бритвы с маркой stainless steel). Проводимость влажной почвы велика, между электродами сопротивление мало и на входе 8, 9 элемента И поступают от генератора секундных импульсов противофазные потенциалы (вывод 3 микросхемы ТЛ1) и от инвертора этих импульсов (вывод 4). На выводе 10 И удерживается высокий потенциал и генератор звука (выход 11) заторможен, не работает. Если почва пересохла, цепь между электродами разомкнется, окончательный генератор сможет генерировать звуковые посылки: "Полейте цветочек, пожалуйста!"



Фазовый детектор на основе элемента "иск. ИЛИ" – это основа прибора – детектора металлов, или металлоискателя. Такой прибор нужен не только для поиска кладов или опасных «игрушек» в карманах. Прибор совершенно необходим строителям и ремонтникам, чтобы лишний раз не рвать кабели и


не перерубать трубопроводы, скрытые в стенах зданий. Металлоискатель может иметь одно из традиционных исполнений. Основа аппарата – штанга, на которой крепим собственно прибор, с батареей и поисковую катушку. Штангу лучше использовать немагнитическую. Поисковую катушку L2 надо расположить в герметичном пластмассовом диске диаметром 200 мм. Катушка L2 такого диаметра имеет 25 витков провода диаметром 0,3 мм. Если уменьшить диаметр катушки L2 до 100 мм, число витков надо увеличить до 40. На схеме прибора изображены два автогенератора. Во-первых, генератор опорной частоты: катушка L1 – конденсаторы C2, C3 – элемент DD1.1. Опорный генератор располагаем в хорошем экране: латунная коробочка + жестяная коробочка. Катушка L1 должна иметь сердечник подгонки индуктивности. На выводе 3 элемента DD1 должна быть последовательность опорного меандра с частотой $f_1 = 300$ кГц (напряжение U_5).



Генератор поисковый (элемент DD1.3) обязан менять как фазу, так и частоту генерации, если к незранированной катушке L2 приближаем металлический предмет. Начальную частоту f_2 надо уравнять с опорной частотой f_1 , тогда из-за емкостной связи через конденсатор C4 = 3,3 пФ напряжение U_6 окажется сдвинутым относительно U_5 на 90° . На выходе фазового детектора DD1.4 в этот момент будет напряжение удвоенной частоты 600 кГц. Индикатором в металлоискателе служит стрелочный прибор PA1 и логический элемент DD1.4. Чувствительность индикатора регулируем резистором R4, ось которого выведена на переднюю панель прибора. Если фаза U_6 станет равной нулю или 180° , потенциал в первом случае окажется равным нулю, во втором – $U_4 = U_{и.п.}$. Реально при поиске металлов стрелка индикатора отобразит биения частот f_1 и f_2 . Для прослушивания биений можно приспособить наушник от какого-либо плеера. При некоторой сноске

ровке прибор позволит разыскивать: ферромагнетики ($\mu_r \gg 1$), парамагнетики ($\mu_r > 1$, алюминий) и диамагнетики ($\mu_r < 1$, медь).

На микросхеме шинных усилителей ШУ KP1564АПЗ (т. е. 74НС240) можно сделать полу-ваттный (!) коротковолновый радиопередатчик непрерывного излучения. Естественно, для увеличения мощности в антенне необходимо выбрать предельное для АПЗ питающее напряжение. Задающий генератор 3Г, кварцованный резонатором BQ, работает на основной частоте кварца, которую можно выбрать в радилюбительских "окошках" диапазона 14...28 МГц. Генератор можно включить, если дать на вход управления EОв, т.е. на вывод 19, низкий уровень Н. Четыре инвертора, обычно передающие цифровые сигналы "направо", соединены параллельно и образуют усилитель передатчика УП. Этот усилитель с отсечкой получает раскачку от выхода задающего генератора (вывод 9). УП можно вклю-



чать и выключать, подавая низкий или высокий логические уровни от ключа S2 на вход управления EОв. Выключить передатчик можно кнопкой S1. Двухзвенный LC-фильтр L1 – L2 – C1 – C2 превращает прямоугольные импульсы тока в монохроматическое колебание – синус, подавляет высшие гармоники и согласует сигнал с 50-омной антенной. Конденсаторы C1 и C2 должны иметь номиналы 680 и 220 пФ для диапазона 14 МГц, 470 и 150 пФ – для 21 МГц, 330 и 100 пФ – для 28 МГц.


Сложнее с катушками L1 и L2. Их надо мотать, точнее изгибать, из толстой медной посеребренной проволоки. Соответственно указанным диапазонам катушка L1 будет иметь 6, 4 и 3 витка, а L2 – 12, 10 и 7 витков.

Диаметр катушек – около 20 мм, начальная длина намотки 25 мм. При настройке передатчика надо иметь возможность сжимать их до длины намотки – 10 мм. При настройке любого передатчика мощность в антенне надо контролировать по инди-


катору поля. Растягивая и сжимая намотки L1 и L2 стараемся получить максимум мощности в антенне при минимальном токе потребления, который надо контролировать по миллиамперметру.

3.5. Разные усилители

Это простейший драйвер, раскачивающий мощный полевой транзистор VT3, у которого очень велика входная емкость. Недостаток этой схемы в том, что есть момент, когда один из транзисторов, пусть VT1, еще полуоткрыт, а второй (VT2) – только полузакрыт. В этот момент через этот столбик транзисторов течет импульс сквозного тока от шины U_{и.п} на землю. Чем короче фронт и срез выходного импульса инвертора DD, тем меньшим будет импульс паразитного тока.




Это схема усовершенствованного драйвера для переключения мощного полевого транзистора VT3, отличающаяся тем, что нет момента, когда через транзисторы VT1–VT2 течет ток короткого замыкания от шины U_{и.п} на землю.




Это очень экономная сирена. Она подает с интервалами 0,8 с вспышки сигнала с частотой 1000 Гц, если на вход управления дать высокий уровень U_{вх} = U_{и.п}. На динамик будут поступать импульсы тока с длительностью только 20% от периода, поскольку на выводе 10 третьего логического элемента сигнал сильно асимметричный. Если на вход управления дать низкий уровень U_{вх} = 0, звук прекратится и устройство практически перестанет потреблять ток питания.

Через мощный полевой транзистор, имеющий крутизну усиления S до 1A/B, можно коммутировать токи с силой, превышающей 2 А, если между затвором и истоком дать открывающий импульс U_{зи} = 2 В. Если применить динамик BM с внутренним сопротивлением 4...8 Ом, то вполне можно от этой сирены получить мощность на уровне 20 Вт. При замыкании кнопки S1 запускается генератор, составленный из двух первых инверторов. Частота генерации – около 1400 Гц. Импульсы тока раскачки полевому




транзистору дают два параллельных инвертора, способных отдать импульсный ток на заряд емкости затвор-исток до 8 мА при амплитуде 0...8 В. Применяв инверторы К561ЛA7, можно повысить питающее напряжение до 12 В, тогда сирену можно приспособить для автомобиля.



Низковольтный усилитель мощности с выходным током десятки миллиампер можно собрать на базе операционного усилителя ОУ и шестиканальной микросхемы ЛН1. Использован один ОУ из четверки усилителей расположенных на кристалле микросхемы 1L324 ("Интеграл", Минск; то же КР1401УД2). Эти ОУ способны работать от одного источника питания 5 В. Оконечный мощный драйвер суть инвертор, поэтому отрицательную обратную связь надо замкнуть на плюс-вход ОУ. В данном случае весь усилитель неинвертирующий. Он передает на нагрузку напряжение U_c с коэффициентом: (R2 + R3)/R3, т.е. усиливает сигнал в 11 раз. Конденсатор C1 и звено R4 – C3 представляют собой

элементы частотной коррекции, устраняющие самовозбуждение. Если используем микросхему К1564ЛН1, суммарный выходной ток может составить 24 мА, для микросхемы К1594ЛН1 сила выходного тока может быть даже $24 \times 6 = 144$ мА. Учтем, что пределы выходного напряжения у усилителей би-смос (биполярно-КМОП-овских) имеет пределы почти от напряжения питания до нуля. В нашем случае, это почти 0...5 В, что больше, чем у чисто биполярного усилителя DA1.1 (0...3,5 В при $U_{и.п.} = 5$ В).






3.6. Приборы дискретно-частотной модуляции


Эта схема – генератор посылок FSK – frequency shift keying, т.е. ДЧМ – дискретно-частотной модуляции. Входную часть – коммутатор частот – образует логика на микросхеме DD1. Собственно информацию переносят посылки частот единиц и нулей, посылаемые с частотой модуляции $F_{мод.}$. Элемент 1,2-3 во-первых, логический инвертор, во-вторых, дает ток дифференцирующему звену $C1 - R1$, от которого при каждом скачке сигнала на входы R1,2 дается сброс, обнуление счетчику DD2. Остальные три элемента из микросхемы DD1 коммутируют на выход 11 несущие частоты единиц и нулей, которые выбраны 16-кратными. В результате получаем кодовую последовательность $f_{дчм}$, поскольку счетчик поделит опорные входные частоты в 16 раз.

Чтобы составить устройство – модем, к выше-рассмотренному МОДулятору надо добавить ДЕМОдулятор FSK, т.е. ДЧМ-сигнала. Обычно, присутствие в линии единицы отображается посылкой частоты f_1 , а нуля – f_0 . Усилитель DA1.1 работает совместно с инверторами DD1.1 DD1.2 как формирователь сигнала $f_{дчм}$, приходящего из линии. Пусть частота единиц $f_1 = 4800$ Гц, а частота нулей $f_0 = 2400$ Гц. Тогда длительность импульса частоты f_1 равна 104 мкс, а длительность импульса f_0 – 208 мкс. Ждущий мультивибратор DD3.1 генерирует после каждого запуска по входу А1 импульс Q с длительностью $\tau = 0,45 R_6 C_2 = 146$ мкс. Импульс мультивибратора DD3.1 на 42 мкс длиннее, чем импульс f_1


и на 62 мкс короче, чем импульс f_0 , поэтому мультивибратор и триггер DD2.1 образуют дискриминатор длительности входных импульсов. Если частота $f_{дчм} = f_1$, на выходе DD2.1 сохраняется высокий уровень 1. Если поступает посылка $f_{дчм} = f_0$, выходной потенциал триггера переключается на низкий уровень 0.



Детектор единиц и нулей можно попытаться сделать на одной микросхеме К561ЛП2. Пусть нули приходят в виде посылок частоты $f_0 = 2400$ Гц, а единицы – $f_1 = 1200$ Гц. Резистор R1 надо выбрать с номиналом не менее 15 кОм, причем: $R_2 = 3R_1$ и $R_3 = 3R_1$. Если $f_0 = 2400$ Гц, то $R_1 = 15$ кОм и номинал $C = 14$ тыс. пФ, т.е. постоянная времени $R_1C = 210$ мкс. Демодулятор можно использовать для приема других частот посылок, но придется заменить звено R_1C . Частоты единиц и нулей в компьютерных модемах отличаются в 2 раза и дробно-кратны частоте 1200 Гц: например, 75 и 150 Гц, 300 и 600 Гц, 4800 и 9600 Гц и т.д. в пределах полосы пропускания линии передачи.




Код Грея замечателен тем, что в следующем по десятичному номеру цифровом слове относительно предыдущего меняется только одна единица. Код очень часто используют в системах кодирования "вал - цифра", однако, для записи в компьютер его надо перевести в позиционный двоичный. Надежный транскодер получится на микросхемах "искл. ИЛИ" без инверсии К561ЛП2.




Десятич.	Разряды кода Грея			
	1	2	3	4
0	0	0	0	0
1	1	0	0	0
2	1	1	0	0
3	0	1	0	0
4	0	1	1	0
5	1	1	1	0
6	1	0	1	0
7	0	0	1	0
8	0	0	1	1
9	1	0	1	1
10	1	1	1	1
11	0	1	1	1
12	0	1	0	1
13	1	1	0	1
14	1	0	0	1
15	0	0	0	1

3.7. Световые эффекты




Счетчик К561IE8 позволяет с помощью светодиодных линеек получать разные световые эффекты. Здесь показана линейка с бегущей по диодам HL1...HL10 светящейся точкой.

Если собрать эту линейку и дать счетчику тактовые импульсы от генератора предыдущего устройства, по горящей линейке светодиодов будет пробегать темная точка.




На этой схеме показан способ укорачивания цикла. Здесь, для примера, показано, что пятый им-


пульс поступает на вход сброса R, после чего загорается вновь "нулевой" светодиод HL1. Этим же приемом устраивают пробел, т.е. бланк в индикации.




Это пример светоиндикатора на несколько строк. Горящая точка пробегает сначала по верхнему ряду светодиодов, потом по среднему и, наконец, по нижнему. Счетчик DD1 дает все десять выходных импульсов, но четыре из них от шестого до девятого составляют паузу в индикации по каждой строке. Счетчик DD2 включен с укороченным циклом, для чего от выхода 3 на вход R возвращается импульс сброса.



Это пример постепенно гаснущей укороченной линейки светодиодов: на первом такте горят все четыре светодиода, на пятом – все гаснут. На шестом такте цикл повторяется. Если установить напряжение питания 15 В, вполне можно довести число последовательно соединенных диодов до 7, поскольку напряжение на каждом горящем светодиоде $U_d = 1,8$ В.




Можно понаблюдать за индикатором с неравномерным шагом горения светодиодов: HL1 светится четыре такта, HL2 – три, а HL3 – два.




Если к предыдущей схеме добавить счетчик DD2, цикл работы предыдущего устройства увеличится до 30 тактовых импульсов: 10 рабочих и 20 – пауза.

немного отличающиеся частоты, что позволяет сделать игрушку – электронный калейдоскоп. У каждого мультивибратора два светодиода: когда один гаснет, другой загорается. Диоды можно расположить в произвольном порядке. Можно использовать разноцветные светодиоды. На данном принципе можно построить большое табло с хаотически зажигающимися по всему полю точками.




Наибольшее внимание наблюдателя всегда привлекают нерегулярные процессы, в которых нет закономерности. В этом устройстве шесть несинхронных, независимых мультивибраторов имеют




3.8. Источники питания


Простым источником отрицательного напряжения питания с силой выходного тока несколько миллиампер может стать мультивибратор-автогенератор, выполненный на микросхеме К561ЛН2, если его снабдить выпрямителем VD1–VD2.




Выходной ток логического элемента серии 74АС – не маленький, 24 мА. Объединив выходы четырех элементов DD1.1...DD1.4, получаем генератор тока до 100 мА. Элементы DD1.5 и DD1.6, а также R1 и C1 составляют схему автогенератора. Диоды VD1...VD4 и конденсаторы C1...C4 объединены в схему двухканального выпрямителя, дающего как удвоенное выходное напряжение $2U_{и.п}^+ = 10$ В, так и отрицательное $-U_{и.п}^- = -5$ В. Понятно, что такой преобразователь может питать достаточно мощный операционный усилитель от 5-вольтового цифрового питания.



Этот преобразователь позволяет учетверить напряжение источника питания. Инверторы 1-2 и 3-4 работают в схеме мультивибратора, импульсы которого управляют двумя парами выходных инверторов. Диоды VD1...VD4 и конденсаторы C2...C5 образуют умножитель напряжения с фильтром. Резистор R2 и стабилитрон VD5 защищают генератор от короткого замыкания, а нагрузку – от перенапряжения.



Источник питания для люминесцентной лампы-трубки позволяет регулировать яркость ее свечения. Этот светильник удобен для автомобилистов. Задающий генератор DD1.1 и DD1.2 генерирует последовательность импульсов со средней частотой около 5 кГц. Элементы DD1.3...DD1.4 дают инвертированные импульсы включения мощным ключам VT1 и VT2. Лампа загорается на высокой частоте без стартера, нет необходимости и в балластном дросселе. Яркость свечения лампы регулируем резистором R2.



Содержание

Часть I. Оригинальные микросхемы КМОП	3
1.1. Логический элемент КМОП	7
1.2. Микросхемы И, И, ИЛИ, Z, "искл. ИЛИ"	11
1.3. Микросхемы с инверторами и преобразователями	15
1.4. Коммутаторы цифровых и аналоговых сигналов	18
1.5. Триггерные микросхемы	20
1.6. Счетчики	23
1.7. Регистры	31
1.8. Дешифраторы	40
1.9. Арифметические схемы	45
1.10. Микросхемы ФАП и мультивибратор	51
Часть II. Микросхемы КМОП вместо ТТЛ	55
2.1. Немного истории	55
2.2. Буферные усилители. Комбинаторные микросхемы И, ИЛИ, триггер Шмитта, "искл. ИЛИ"	59
2.3. Мультиплексоры, дешифраторы, шифратор	64
2.4. Триггерные микросхемы	70
2.5. Счетчики-делители	73
2.6. Регистры	75
2.7. Арифметические схемы	78
Часть III. Проекты	81
3.1. Генераторы	81
3.2. Делители	88
3.3. Измерительные устройства	90
3.4. Самоделки	96
3.5. Усилители разные	100
3.6. Устройства для дискретно-частотной модуляции	101
3.7. Световые эффекты	102
3.8. Источники питания	104

Имеются в продаже:

Аксенов А. И., Нефедов А. В. Элементы схем бытовой радиоаппаратуры. Конденсаторы. Резисторы. Справочник.

Приводятся сведения о классификации, условных обозначениях, основных параметрах и конструктивном исполнении конденсаторов и резисторов, выпускаемых отечественной промышленностью. Даются классификации и условные обозначения зарубежных конденсаторов и резисторов, а также зарубежные аналоги отечественных конденсаторов.

Предназначается радиолюбителям, а также специалистам, занимающимся конструированием, эксплуатацией и ремонтом бытовой радиоэлектронной радиоаппаратуры.

Алексеев Ю.П. Бытовая радиоприемная и звуковоспроизводящая аппаратура (модели 1989–1992 г.).

Приведены основные технические характеристики и краткое описание отечественных переносных радиоприемников и кассетных магнитол, электрофонов и электропроигрывателей, а также стереофонических усилителей. Даны принципиальные электрические и электромонтажные схемы.

Для подготовленных радиолюбителей.

Белов И.Ф., Зильберштейн А.М. Переносные радиоприемники и магнитолы. Справочник.

Даны основные технические характеристики и описание переносных радиоприемников и кассетных магнитол, выпущенных отечественной промышленностью в 1991–1993 г. Приведены сведения, необходимые для их ремонта и настройки.

Рассмотрены некоторые характерные неисправности и способы их устранения.

Быстров Ю.А. и др. Оптоэлектронные устройства в радиолюбительской практике. Справочное пособие.

Описаны принципы использования основных типов оптоэлектронных приборов-излучателей (в том числе индикаторов), фотоприемников и оптопар. Рассмотрены методы расчета, выбор элементной базы, предельные режимы работы, варианты конструктивного исполнения, методы постройки и особенности эксплуатации. Подробно проанализировано более 200 различных оптоэлектронных устройств.

Для подготовленных радиолюбителей.

Гендин Г.С. Все о резисторах: Справочник.

Приведены сведения об основных электрических параметрах отечественных и зарубежных резисторов. Книга является практическим пособием, с помощью которого читатель сможет избежать многих широко распространенных ошибок, возникающих при использовании резисторов с неоптимальными, а иногда и вовсе неподходящими характеристиками.

Для широкого круга радиолюбителей.

Гендин Г.С. Высококачественные ламповые усилители звуковой частоты.

Книга представляет собой попытку возродить интерес радиолюбителей к ламповым усилителям звуковой частоты на новом качественном уровне. Сегодня на Западе и особенно в США интерес к таким УЗЧ необычайно возрос, о чем свидетельствуют результаты новейших разработок в этой области. В книге содержатся практические описания нескольких конструкций ламповых УЗЧ различной степени сложности, приведены советы как схемного, так и конструктивного характера.

Для подготовленных радиолюбителей.

Головин О.В., Чистяков Н.И., Шварц В., Хардон Агиляр И. Радиосвязь/Под ред. О.В. Головина.

Рассмотрены этапы и итоги формирования знаний об электромагнитных волнах, их свойствах и ресурсах их технических применений для создания и развития систем и сетей беспроводной связи. Популярно показана физическая картина процессов получения основных свойств и распространения радиоволн. Объяснены основные принципы различных современных систем радиосвязи и тенденции их дальнейшего развития.

Для широкого круга читателей – от специалистов до студентов вузов электротехнических профилей.

Евсеев А.Н. Радиолюбительские устройства телефонной связи.

Описаны различные по сложности и функциональному назначению устройства для установления телефонной связи между абонентами, а также приставки к телефонным аппаратам. Устройства могут быть использованы для организации телефонной связи на небольших предприятиях, в офисах, коттеджах, школах и др. Приставки к телефонным аппаратам расширяют их возможности и предназначены для абонентов городских или сельских телефонных сетей. Первое издание вышло в 1992 г. Материал настоящего издания расширен и обновлен. Приведены подробные сведения по монтажу и наладке устройств.

Для широкого круга радиолюбителей

Ельяшкевич С.А., Пескин А.Е. Цветные телевизоры. Пособие по ремонту.

Приводятся подробные сведения об устройстве, методах регулировки и ремонта наиболее распространенных отечественных цветных телевизоров выпусков восьмидесятых - начала девяностых годов серии "Электрон", "Рубин", "Горизонт" третьего - пятого поколений.

Для радиолюбителей и работников службы быта. Может быть полезна учащимся ПТУ, техникумов и студентам вузов

Интегральные микросхемы серии STK фирмы SANYO и STR, SAI, SI фирмы Sanken: Справочник.

Приведены сведения о микросхемах серии STK фирмы SANYO и STR, SAI, SI фирмы Sanken, широко применяемых в различных бытовых аудио комплексах, телевизорах, видеомагнитофонах, другой бытовой и профессиональной электронной технике. Для большинства из них даны схемы включения, основные электрические параметры, типы корпусов. Микросхемы, имеющие одинаковую электрическую схему включения, сведены в одном месте, т. е. фактически являются аналогами. Наиболее важные параметры микросхем даны в таблице.

Для широкого круга радиолюбителей, может быть полезен специалистам, занимающимся ремонтом бытовой радиоаппаратуры

Калабеков Б.А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. 2-е изд.

Излагаются принципы построения и функционирования интегральных логических элементов, методы синтеза логических устройств комбинационного и последовательного типов, различных узлов цифровых устройств, микропрограммных автоматов на основе схемной и программируемой логики, а также методы контроля цифровых устройств. Рассматриваются микропроцессоры серий 580, 1813, 1816, 1830, их программирование и вопросы построения микропроцессорных систем.

Для учащихся колледжей и техникумов, готовящих специалистов телекоммуникационного профиля.

Костиков В.Г., Парфенов Е.М., Шахнов В.А. Источники электропитания электронных средств. Схемотехника и конструирование: Учебник для вузов. – 2-е изд.

Рассмотрены схемотехнические и конструкторские решения при разработке низковольтных и высоковольтных источников электропитания электронных средств. Отмечены особенности, определяемые характеристиками систем автономного электроснабжения, характером нагрузки, условиями эксплуатации и схемотехническим исполнением. Приведены методики построения параметрических рядов модулей электропитания и способы обеспечения заданных температурных режимов. Расчеты и теоретические положения подкреплены примерами схемного и конструктивного исполнения источников электропитания и их узлов.

Для студентов вузов по специальностям "Конструирование и технология электронно-вычислительных средств" и "Проектирование и технология радиоэлектронных средств".

Кузин В.М., Кузин А.В. Ремонт комбинированных приборов: Справочник.

Рассмотрены принцип действия, устройство, характеристики и основные правила применения комбинированных приборов. Приведены принципиальные электрические схемы, схемы расположения элементов, карты электрических цепей и другие сведения об отечественных и наиболее распространенных зарубежных комбинированных приборах. Даны практические рекомендации по отысканию и устранению неисправностей. Предложены для повторения радиолюбителями, разработанные авторами и реализованные ими на практике, схемы оригинальных измерительных приборов.

Для подготовленных радиолюбителей.

Ладик А. Изделия электронной техники. Знакосинтезирующие индикаторы. Справочник.

Приводятся сведения о принципах работы, устройстве, назначении информации — знаковсинтезирующих индикаторов. Даются электрические схемы и основные справочные сведения (габаритные размеры, электрические параметры и другие характеристики) о наиболее широко применяемых приборах отечественного производства и их новых разработках.

Для инженерно-технических работников и радиолюбителей

Лобанов В.И. Азбука разработчика цифровых устройств

Изложены принципы построения и функционирования интегральных логических элементов, методы синтеза логических устройств комбинаторного и последовательного типа, различных узлов цифровых устройств. В книге инженерные методы разработки цифровых устройств изложены доступным языком и могут быть понятны широкому кругу читателей.

Для радиолюбителей, может быть полезна учащимся техникумов и студентам вузов.

Мальцев П.П. и др. Цифровые интегральные микросхемы. Справочник.

Приводятся функциональный состав серий цифровых универсальных микросхем, базовых матричных кристаллов, программируемых логических интегральных микросхем и их структурные логические схемы. Рассматриваются особенности работы и параметры. Даются практические рекомендации по применению цифровых микросхем, изготавливаемых по различным технологиям.

Для инженерно-технических работников, занятых в области цифровой вычислительной техники и автоматики, а также радиолюбителей.

Мамаев Н.С., Мамаев Ю.Н., Теряев Б.Г. Цифровое телевидение.

Рассмотрены информационные системы, основанные на современных технологиях в телевидении. Основное внимание уделено цифровым системам. Изложены принципы преобразования аналоговых сигналов в цифровые с устранением избыточности, введения помехоустойчивого кодирования, позволяющие существенно повысить качество сигналов изображения и звука.

Для широкого круга читателей, включая радиолюбителей и студентов высших и средних учебных заведений радиотехнического профиля, может быть полезна инженерам, менеджерам и руководителям коммерческих и государственных структур, занимающихся проектированием и эксплуатацией телекоммуникационных систем.

Нефедов А.В. Элементы схем бытовой радиоаппаратуры. Микросхемы. Часть 2. Справочник.

Приводятся сведения о классификации, условных обозначениях, основных параметрах и габаритных размерах элементов схем бытовой радиоаппаратуры — аналоговых и цифровых микросхем отечественного производства и их зарубежных аналогов.

Предназначается радиолюбителям, а также широкому кругу специалистов.

Новопольский В.А. Работа с электронно-лучевым осциллографом. Практический курс.

Рассмотрены принцип действия, устройство и методика работы с электронно-лучевым осциллографом. Приведены методики измерения временных интервалов и оптимизации характеристик сигналов. Отмечены особенности применения осциллографов при исследовании транзисторных устройств различного назначения.

Для радиолюбителей и специалистов, занимающихся настройкой и ремонтом радиоэлектронной аппаратуры.

Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника: Учебник для вузов./ Под. ред. О.П. Глудкина.

Рассматривается элементная база устройств полупроводниковой электроники, диоды, транзисторы, тиристоры, приборы с зарядовой связью: приведена классификация, вольт-амперные и частотные характеристики, основные схемы включения и особенности применения конкретных приборов в различных режимах работы. Излагаются принципы построения типовых аналоговых, импульсных и цифровых устройств. Приведены способы математического описания их работы, а также основы анализа и направленного синтеза устройств с заданными теоретическими характеристиками.

Для студентов, обучающихся по специальности «Проектирование и технология радиоэлектронных средств».

Осипов Л.А. Обработка сигналов на цифровых процессорах. Линейно-аппроксимирующий метод. Справочное пособие.

Излагаются основные положения метода дискретного преобразования Фурье, применяемого при обработке сигналов на цифровых процессорах. Приведены расчетные формулы, программы на языке Турбо-Паскаль, результаты вычислений на ЭВМ.

Даются рекомендации по практическому использованию метода линейно-аппроксимирующей обработки сигналов при исследованиях систем телеметрии и передаче данных, при моделировании на ЭВМ линейных и нелинейных систем, при анализе вибраций, записи звуков и изображений и их восстановления.

Для специалистов по цифровой обработке сигналов, может быть полезна студентам вузов.

Петухов В.М. Полупроводниковые приборы. Транзисторы. Дополнение второе. Справочник.

Приводятся электрические и эксплуатационные характеристики полупроводниковых приборов — полевых и биполярных низкочастотных, высокочастотных и сверхвысокочастотных транзисторов малой, средней и большой мощности. Для конкретных типов приборов приводятся сведения об основном назначении, габаритных и присоединительных размерах, маркировке, предельных эксплуатационных режимах и условиях работы.

Для подготовленных радиолюбителей и инженерно-технических работников, занимающихся разработкой, эксплуатацией и ремонтом бытовой и промышленной аппаратуры.

Пескин А.Е., Войцеховский Д.В., Коннов А.А. Современные зарубежные цветные телевизоры: видеопроцессоры и декодеры цветности.

Подробно рассмотрены микросхемы, выполняющие роль видеопроцессоров и декодеров цветности в современных зарубежных цветных телевизорах. Приведены структурные схемы, поясняющие работу микросхем, а также принципиальные схемы, иллюстрирующие способы их включения в конкретных моделях зарубежных цветных телевизоров. Даны сведения, необходимые для успешного ремонта и регулировки телевизоров.

Для подготовленных радиолюбителей.

Разевиг В.Д. Система схемотехнического моделирования Micro-Cap 6.

Представлена последняя версия руководства по применению популярной системы схемотехнического моделирования на персональных компьютерах с помощью которой выполняется графический ввод проектируемой схемы, анализ характеристик аналоговых, цифровых и смешанных аналого-цифровых устройств. Рассмотрена методика анализа нелинейных схем по постоянному току, расчет переходных процессов и частотных характеристик. Обсуждается взаимодействие с программой схемотехнического моделирования Pspice и программами для разработки печатных плат P-CAD 2000, OrCAD и Protel. Включены также средства синтеза пассивных и активных аналоговых фильтров, средства моделирования функциональных схем аналоговых и цифровых устройств, возможности анимации цифровых устройств и построение 3-мерных графиков результатов моделирования.

Для инженерно-технических работников, занимающихся схемотехническим проектированием аналоговых и цифровых устройств радиоэлектроники и автоматики, студентов электро- и радиотехнических специальностей технических университетов.

Разевиг В.Д. Система P-CAD 2000. Справочник команд.

Представлено описание команд всех четырех графических редакторов системы разработки печатных плат P-CAD 2000 для Windows: Schematic Editor — редактора схем, Symbol Editor — редактора символов, PCB Editor — редактора печатных плат, Pattern Editor — редактора корпусов компонентов. В приложении приведены сведения о новом трассировщике Shape-Based Router. Система P-CAD 2000 является преемницей системы ACCEL EDA. Поэтому справочник команд служит дополнением к имеющейся литературе по ACCEL EDA 15

Для инженерно-технических работников, занимающихся схемотехническим проектированием и конструированием устройств электроники и электротехники, студентов технических университетов и радиолюбителей.

Садченков Д.А. Устройство и ремонт радиотелефонов Senao SN-258, Harvest HT-3, Sanyo: Справочник.

Приведены технические данные Senao SN-258, Harvest HT-3, Sanyo моделей CLT-55, CLT-65, LT-75, CLT-85. Описаны пользовательские и сервисные функции, даны рекомендации по поиску неисправностей, ремонту, настройке, программированию и регулировке, по способам увеличения дальности связи, мерам борьбы с пиратским доступом. Даны необходимые справочные сведения.

Для широкого круга радиолюбителей, а также специалистов по ремонту.

Сворень Р.А. Электроника шаг за шагом: Практическая энциклопедия юного радиолюбителя. Изд. 4-е, дополн. и исправл.

В практическую энциклопедию радиолюбителя входят популярные рассказы об основах электротехники, электроники и радиотехники, о звукозаписи, телевидении, радиоприеме, электронной музыке, об автоматике и вычислительной технике. В книге много практических схем и описаний конструкций для самостоятельного изготовления. Большую помощь радиолюбителю в его практической работе окажет имеющийся в книге справочный материал. Оставив почти без изменений основную (учебную) часть книги, автор добавил к ней 128 коротких рассказов о современных приборах, методах и применениях электроники, а также разработал для книги 200 новых иллюстраций, объединив их в "Веселый конспект"

Для широкого круга радиолюбителей, может быть полезна учащимся школ и техникумов.

Сидоров И.Н., Скорняков С.В. Трансформаторы бытовой радиоэлектронной аппаратуры: Справочник. 2-е издание дополн.

Приведены электромагнитные параметры и конструктивные размеры малогабаритных силовых трансформаторов электропитания бытовой РЭА, трансформаторов, работающих в импульсном режиме, трансформаторов строчной и кадровой разверток телевизоров, трансформаторов согласования, выходных трансформаторов звуковой частоты радиоприемной и звуковоспроизводящей аппаратуры. Рассмотрены вопросы эксплуатации трансформаторов в условиях внешних воздействующих факторов. Даны сведения, необходимые для их ремонта. Описаны применяемые электромагнитные материалы.

Для широкого круга радиолюбителей.

Сидоров И.Н. Электроника дома и в саду. Справочное пособие.

Приведены принципиальные электрические схемы электронных устройств, применяющихся в быту и на приусадебных участках, обеспечивающих охрану помещений и имущества, экономию электроэнергии, облегчающих труд при выращивании урожая, увеличивающих надежность и долговечность эксплуатации бытовой аппаратуры.

Для широкого круга радиолюбителей.

Си-Би – радиосвязь для всех/В. Щербаков, И. Сперанский, В. Зленко, Ю. Вичковский, И. Гончаров; Под ред. В.В. Щербакова.

Приведены сведения о радиосвязи личного пользования в гражданском (Си-Би) диапазоне – 27 МГц в мире и России. Приведены сведения о концепции радиификации автомагистралей в рамках федеральной целевой программы "Повышение безопасности дорожного движения в России" и диспетчерских службах. Описаны правила и практика ведения радиосвязи, ее возможная дальность. Приведены сведения о приемопередающей аппаратуре, антеннах, измерительных приборах, источниках питания для базовых, автомобильных и портативных радиостанций. Даны практические советы по монтажу антенн и радиостанций, сведения по самостоятельному изготовлению антенн, измерительных и зарядных устройств. В приложениях приведены краткие описания популярных моделей Си-Би радиостанций и наиболее часто используемые справочные сведения.

Для широкого круга пользователей гражданской радиосвязи, радиолюбителей, работников, занимающихся эксплуатацией аппаратуры гражданской радиосвязи.

Смирнов А.В. Основы цифрового телевидения: Учебное пособие.

Изложены основные принципы построения систем цифрового телевидения. Рассмотрены дискретизация и квантование телевизионных сигналов. Описаны существующие стандарты на параметры цифровых телевизионных сигналов. Представлены методы цифровой обработки телевизионных сигналов и изображений, включая ортогональные преобразования, оценку и компенсацию движения, цифровую фильтрацию и др. Описаны методы сжатия телевизионных сигналов по стандартам JPEG, MPEG-1, MPEG-2 и MPEG-4, а также методы сжатия звуковых сигналов, используемые в телевидении и в других отраслях. Даны сведения о помехоустойчивом кодировании в системах цифрового телевидения и о методах модуляции, используемых при передаче сигналов цифрового телевидения по радиоканалам. Рассмотрены особенности Европейского стандарта цифрового телевизионного вещания DVB. Описано построение приемного устройства для этого стандарта. Отражены последние тенденции в развитии цифрового телевидения и его связь с компьютерными информационными технологиями, включая Интернет.

Учебное пособие предназначено для студентов специальности 200700 Радиотехника и может быть полезно студентам других специальностей, аспирантам и преподавателям вузов, а также инженерам.

Соколов В.С., Пичугин Ю.И. Ремонт цветных стационарных телевизоров 4УСЦТ. Справочное пособие. 4-е издание.

Дано краткое описание различных модификаций стационарных цветных телевизоров четвертого поколения 4УСЦТ («Горизонт», «Электрон», «Рубин»); подробно рассмотрены встречающиеся на практике неисправности телевизоров, даны рекомендации по их устранению. Приведены необходимые справочные сведения для ремонта телевизоров. Первое издание вышло в 1993 г.

Для подготовленных радиолюбителей.

Соколов В.С. Кинескопы для телевизоров черно-белого и цветного изображения: Справочник.

Приведены справочные сведения о кинескопах для телевизоров черно-белого и цветного изображения, в частности светотехнических, эргономических, электрических и эксплуатационных параметрах. Даны рисунки общего вида, схемы соединения электродов, габаритные и присоединительные размеры. Рассмотрены типовые неисправности, а также особенности эксплуатации кинескопов с учетом обеспечения требований безопасности. Для подготовленных радиолюбителей, может быть полезна специалистам, занятым ремонтом телевизоров.

Для подготовленных радиолюбителей.

Соловьев В. В. Проектирование цифровых систем на основе программируемых логических интегральных схем.

Книга посвящена проблемам логического проектирования отдельных цифровых устройств и сложных цифровых систем на основе программируемых логических интегральных схем (ПЛИС). Приводится классификация ПЛИС. Анализируются модели конечных автоматов, которые могут быть реализованы на ПЛИС. Предлагаются методы синтеза комбинационных схем, конечных и микропрограммных автоматов. Рассматриваются также специальные задачи, возникающие при проектировании цифровых систем на основе ПЛИС. Изложение материала сопровождается большим числом примеров.

Предназначена инженерам-разработчикам цифровых систем, а также преподавателям, студентам и аспирантам соответствующих специальностей вузов.

Сто лет радио. Сборник статей.

В традиционном издании, которое выпускается каждые 10 лет, содержатся статьи о ряде направлений использования радио как в практических, так и в научных целях. В статьях подводятся итоги проделанного за истекшее десятилетие, освещается современное состояние вопроса и намечаются пути дальнейшего развития.

Для широкого круга читателей.

Сучков Д.И. Основы проектирования печатных плат в САПР P-CAD 4.5, 8.5, 8.7 и ACCEL EDA 15.

В книге рассматриваются основные этапы работы конструктора, технолога при создании (проектировании и подготовке производства) двусторонних печатных плат РЭА на персональной ЭВМ, с использованием сапр P-CAD. Книга состоит из двух частей. Первая часть является учебником, здесь изложены в примерах основные этапы работы с используемыми в настоящее время САПР P-CAD 4.5, P-CAD 8.5-8.7, и ACCEL EDA 15. Работа с системой представлена в примерах по принципу "читай и повторяй". Вторая часть книги содержит полное описание команд графических редакторов для всех основных версий САПР P-CAD.

Для конструкторов, технологов, специалистов, занимающихся разработкой и подготовкой производства печатных плат, может быть полезна студентам вузов.

Турта Е.Ф. Интегральные микросхемы – усилители мощности низкой частоты: Справочник.

В справочнике собраны сведения о более чем 2600 микросхемах – усилителях мощности низкой частоты, выпускаемых ведущими фирмами мира – ECG-Philips Matsushita, National Semiconductors, NTE, Philips, RCA, Sanyo, Siemens, SGS-Thomson, Telefunken, Toshiba и др. Для большинства из них даны как стандартные, так и нестандартные (мостовые) схемы включения. Микросхемы, имеющие одинаковую электрическую схему включения, сведены в одном месте, т.е. фактически являются аналогами. Наиболее важные параметры микросхем сведены в таблицу. На сегодняшнее время справочник является наиболее полным изданием такого рода.

Для широкого круга радиолюбителей, может быть полезен специалистам, занимающимся ремонтом бытовой радиоаппаратуры.

Штейерт Л.А. Входные и выходные параметры бытовой радиоэлектронной аппаратуры. 2-е изд.

Содержатся краткие сведения о всех видах бытовой радиоэлектронной аппаратуры, выпускаемой в настоящее время в нашей стране и за рубежом. Рассматриваются возможные варианты стыковки компонентов звуковых систем с усилителями звуковой частоты.

Приводятся информационные материалы согласования видеозвуковых источников, персональных ЭВМ, устройств телеигр с телевизионными приемниками. Обобщаются краткие характеристики входных и выходных параметров, а также конструктивные данные о применяемых типах соединителей с распайкой контактов.

Первое издание вышло в 1992 г.

Для широкого круга радиолюбителей.

Щедрин А., Осипов И. Металлоискатели для поиска кладов и реликвий.

Изложены теоретические основы электронных металлоискателей, используемых для поиска кладов и реликвий. Сформированы важные для практических целей выводы и ценные советы. Рассмотрены практические вопросы, связанные с различными видами поисковых работ. Приведено описание оригинальных конструкций металлоискателей различной сложности, пригодных для повторения в любительских условиях.

Для широкого круга читателей

Приобрести эти книги можно через почтовое агентство DESSY

107113, г. Москва, а/я 10.

WWW.DESSY.RU

С авторскими предложениями просим обращаться по e-mail: radios@cityline.ru

**Приглашаются специалисты в области связи,
телекоммуникационных технологий и компьютерных систем для
авторской подготовки новых книг, обзоров и методических
руководств по направлениям:**

- Книги для радиолюбителей
- Электроника
- Телевидение
- Связь
- Компьютерные науки
- Учебники и учебные пособия для вузов и техникумов
- Справочники
- Словари (технические)
- Другие темы

***С авторскими идеями и план-просpekтами просьба обращаться
по телефону/факсу 8-902-602-87-66
Либо по адресу в Интернет radios@cityline.ru.***