

004
С 99

ЎЗБЕКИСТОН РЕСПУБЛИКАСИ АЛОҚА ВА
АХБОРОТЛАШТИРИШ АГЕНТЛИГИ

Тошкент ахборот технологиялари университети
"Компьютер тизимлари" кафедраси

Олий таълимнинг

5521900 – Информатика ва ахборот технологияси,
5523500 - Ахборот хавфсизлиги; 5140900 - Караб таълими
(Информатика ва ахборот технологияси), 5811300 -
Сервис (электрон ва компьютер техникаси)
бакалавриатура йўналишлари бўйича таҳсил оладиган
талабалар учун

"СХЕМОТЕХНИКА"

фанидан

МАЪРУЗАЛАР ТҮПЛАМИ

Тошкент – 2009

ЎЗБЕКИСТОН РЕСПУБЛИКАСИ АЛОҚА ВА
АХБОРОТЛАШТИРИШ АГЕНТЛИГИ

Тошкент ахборот технологиялари университети
"Компьютер тизимлари" кафедраси

Олий таълимнинг

5521900 – Информатика ва ахборот технологияси,

5523500 - Ахборот хавфсизлиги; 5140900 - Касб таълими
(Информатика ва ахборот технологияси), 5811300 -

Сервис (электрон ва компьютер техникаси)

бакалавриатура йўналишлари бўйича таҳсил оладиган
талабалар учун

"СХЕМОТЕХНИКА"

фанидан

МАЪРУЗАЛАР ТҮПЛАМИ

Тошкент – 2009

Муқаддима

Ушбу "Схемотехника" фанидан маъruzалар матни "Ахборот технологиялари" факультетидаги барча бакалавриатура йўналишлари ўкув режаларининг 3 блок фанлари сирасига киради. Ўкув режасига биноан 34 соат маъруза ўкиш, 16 соатлик амалий машғулотлар ва 16 соатлик лаборатория ишларини бажариш кўзда тутилган.

Тўпламда компьютер ва компьютер тизимлари схемотехникаси ривожининг тарихи, яримўтказичлар, турли яримўтказгич тузилмалари асосида қурилган мантикий элементлар схемотехникаси, компьютер базавий узелларининг схемотехникаси ва ишлаш принциплари, хотирловчи қурилмаларнинг замонавий тузилмалари, рақам-аналог ва аналог-рақам ўтгартичлар схемотехникаси, микропроцессор ва микроконтроллер қурилмалари баён этилган.

Тузувчилар: т.ф.д., проф. С.К. Фаниев,
т.ф.н., доц. Т.А. Қўчқоров,
катта ўқит. Х.Н. Ғуломова.

"Схемотехника" фанидан тузилган маъruzалар матнини "Компьютер тизимлари" кафедраси жамоаси ўрганиб чиқиб, унинг ушбу фан дастури асосида тузилганлигини тасдиқлади ва чоп этишга тавсия этади.

10-сон қайднома, 25 феврал 2009 йил.

1-маъруза

Кириш. Схемотехника таърифи, фаннинг бакалавр тайёрлаш тизимидағи мақсади ва вазифалари.

Компьютер ва компьютер тизимларининг схемотехник асоси ривожининг қисқача тарихи

Режа:

1. Фаннинг вазифаси ва мазмуни.
2. Компьютер схемотехникининг асоси ривожининг қисқача тарихи.
3. Компьютер элементларининг туркумланиши.
4. Ахборотни физик сигналлар орқали ифодаланиши.

Таянч иборалар: компьютер, курилма, элементлар, узел, электрорадиокомпонентлар, компьютер тизими (КТ), компьютернинг элемент асослари, компьютер авлодлари, интеграл схема (ИС), катта интеграл схема (БИС), ўта катта интеграл схемалар (СБИС), потенциал, импульс, параллел код, кетма-кет код.

1. Замонавий компьютерлар ва компьютер тизимлари ва тармоқлари "Схемотехника" фанида ўрганиладиган намунавий электрон схемаларда курилади.

"Схемотехника" фанининг вазифаси замонавий компьютер, компьютер тизимлари ва тармоқларининг схемотехник асосини ўрганишдан иборат.

Фаннинг ўрганиш натижасида талабалар:

• замонавий компьютер, компьютер тизимлари ва тармоқлари асосини ташкил этувчи интеграл схемалар

мажмуаларини, характеристикаларини ва функционал вазифаларини билишлари;

- интеграл схемалар асосида комбинацион ва тадрижий (хотирали) схемаларни қура олишлари;
- катта интеграл схемалар асосида қурилмаларни куришнинг асосий усулларини билишлари;
- интеграл схемалар асосида яратилган қурилма параметрларини ўлчаш, уларни созлаш ва синаш кўникмаларига эга бўлишлари шарт.

Маълумки, ҳар қандай компьютер ва компьютер тизими ахборотни қабул қилувчи, вақтинча сақловчи, ахборотга ишлов берувчи ва истеъмолчига тақдим этувчи қурилмалардан (процессор, хотира, киритиш-чиқариш қурилмалари) иборат.

Қурилмалар намунавий узеллар (регистрлар, санагичлар, жамлагичлар, дешифраторлар ва х.) асосида қурилади.

Намунавий узеллар эса элементлар (мантикий ва тадрижий элементлар)дан ташкил топади.

Элементлар электрорадиокомпонентлар (резистор, конденсатор, диод, транзистор ва х.) асосида қурилади ва компьютернинг элемент асосини ташкил этади (1.1-расм).

2. Ишлатиладиган элемент асосининг компонентлари бўйича, компьютер авлодларига ўхшаш компьютер схемотехникаси ривожининг тўртта асосий авлодини ажратиш мумкин.

Биринчи авлод (1904 – 1950 й.й.) компьютер схемотехникаси элемент асосини электр вакуум ва газоразряд асбоблар ташкил этар эди. Унга электрон лампа, электрон вакуум трубкалар, газоразряд индикаторлар ва х. мансуб.

Иккинчи авлод (1950 – 1960 йилларнинг бошлари) компьютер схемотехникаси дискрет яrimўтказгич

асбоблар (диодлар, транзисторлар, тиристорлар ва х.) ишлатилиши билан характерланади.



1.1-расм Ҳисоблаш тизимлариниг иерархик тузилмаси

мумкин (1.1-жадвал).

3. Сигналларни шакллантириш ва узатиш усуллари бўйича компьютер элементлари иккита синфга бўлинади: аналог ва дискрет.

Аналог элементлар узлуксиз (аналог) функция конунияти бўйича ўзгарувчи сигналларни қабул қилиш, ўзгартериш ва узатиш учун мўлжалланган. Аналог схемотехникаси соддалиги, тезкорлиги билан ажralиб турсада, ташқи омиллар, масалан харорат, намлик, вақт ва х. таъсирида параметрларининг бекарорлиги содир бўлади.

Учинчи авлод (1960 – 1980 й.й.) компьютер схемотехникаси микро-электрониканинг баравж ривожи ва интеграция даражаси турли интеграл схемаларининг ҳамда микроқотишмаларининг яратилиши билан боғлик. Бу босқичда элементлар ишончлилиги ошиди, ўлчамлари, массаси, энергия истеъмоли камайди.

Тўртинчи авлод (1980 йилдан то ҳозирги вақтгача) компьютер схемотехникаси микроминиатюризациялаш, катта ва ўта катта интеграл схемалар ишлатилиши билан боғлик.

Элемент асосининг компонентлари, уларнинг параметрлари ва компьютер авлодлари орасидаги боғланишни жадвал орқали тасаввур этиш

1.1-жадвал

Аломат, параметр	Авлодлар				
	I (1946-1955 й.й.)	II (1955-1965 й.й.)	III (1965-1970 й.й.)	IV (1970-1980 й.й.)	V (1980 йилдан)
Асосий компонентлар	Электромеханик реле, электрон лампалар	Яримүтказгич асбоблар (диодлар, транзисторлар)	Интеграл схемалар – (ИС)	Катта интеграл схемалар (БИС)	Ўта катта интеграл схемалар (СБИС)
Асосий компонентларнинг тезкорлиги (кечиктириши)	1 мс	1 мкс	10 нс	1 нс	< 1 нс
Компонентларнинг жойлашиш зичлиги [1/см ³]	0,1	2-3	10-20	1000	> 10000

Дискрет элементлар дискрет шаклда ифодаланган сигналларни қабул қилиш, ўзгартириш ва узатиш учун мўлжалланган. Бундай элементлар ҳалалларга бардошлиги, катта бўлмаган энергия истеъмоли ва нархининг пастлиги билан ажралиб туради.

Ўз навбатида дискрет элементлар импульс ва рақам элементларга бўлинади.

Импульс элементлар сигналлар кетма-кетлигини шакллантиради. Аналог ахборотни импульслар кетма-кетлигига ўзгартириш жараёни импульс модуляциялаш деб аталади.

Рақам элементларда сигнални кодлаш амалга оширилади, яъни у бир хил импульсларнинг маълум кетма-кетлигига ўзгартирилади.

Рақам элементларнинг юкори ишончлилиги, ҳалалларга бардошлиги, ахборотни йўқотмасдан узоқ вақт мобайнида сақлайолиши, интеграл технологияга мойиллиги уларни ҳозирда жуда кенг тарқалишига сабаб бўлди.

Рақам элементларга мантиқий элементлар ва триггерлар киради. Ушбу элементлар асосида

компьютернинг "базавий" узеллари шакллантирилади. "Базавий" номи бу узелларнинг компьютернинг барча курилмаларида учрашини билдиради. Уларга регистрлар, санагичлар, жамлагичлар, дешифраторлар, шифраторлар, мультиплексорлар, демультиплексорлар ва ҳ. киради.

Баъзи компьютер курилмаларида ҳам аналог, ҳам рақамли ахборот ишлатилади. Бу курилмалар комбинацияланган қурилмаларга мансуб. Мисол сифатида аналог-рақам ва рақам-аналог ўзгартгичларини кўрсатиш мумкин.

4. Иккилиқ алфавитдаги 0 ва 1 белгиларнинг физик аналоги сифатида қийматлари аниқ фарқланувчи сигналлар ишлатилади. Масалан, юқори ва паст сатхли кучланиш (потенциал), электр импульсининг борлиги ёки йўқлиги, ишоралари бир-бирига тескари магнит майдонининг қийматлари ва ҳ.

Рақам қурилмаларда ўзгарувчилар ва уларга мос сигналлар вақтнинг дискрет онларида ўзгаради. Дискрет вақтнинг иккита кўшни онлари ўртасидаги вақт оралиғи тант ёки ахборотни ифодалаш даври деб аталса, вақтнинг дискрет онлари дискрет онлар деб аталади. Дискрет вақтни вақт ўқида кетма-кет тант онларига мос келувчи номерланган нуқталар мажмуи кўринишида ифодалаш мумкин.

Тант онлари ўртасидаги вақт оралиғи ихтиёрий бўлиши мумкин. Бошқача айтганда, схемада i -нчи вақт онида ўзгарувчилар ва мос сигналлар қиймати жорий вақт t_i га боғлик бўлмай, факат i -нчи тант они номерига боғлик. Аксарият холларда рақам қурилмаларда дискрет вақт онларини белгиловчи синхронловчи сигналларни (СС) ишлаб чиқарувчи маҳсус блок бўлади.

Рақамли ҳисоблаш курилмаларида ахборотни физик ифодалашда одатда потенциал ва импульс усууллари кўлланилади. Потенциал усуулда (1.2.-расм, "а") 1 ва 0 ўзгарувчиларга машина схемасининг мос нуқтасида кучланишнинг турли сатхлари мос келади (потенциал код). Потенциал сигнал сатхи ахборотни ифодалаш даври мобайнида (тактда) ўзгартмайди.

Ахборотни импульс усулида ифодалашда (1.2.-расм, "б") иккили ўзгарувчининг бирлик ва нуллик қиймати схеманинг мос нуқтасида электр импульсининг борлиги ёки йўклиги орқали ифодаланади (импульс код).

Импульс сигнални унинг амплитудаси U_m , асоси (1.2.-расм, "б") бўйича давомийлиги t_{acoc} орқали характерлаш мумкин. Импульснинг ўсиш вақти t_{fp} ва пасайиш вақти t_{nac} мос ҳолда унинг фронти ва пасайиши деб аталади.


Худди шундай тушунчаларни потенциал сигналга ҳам қўллаш мумкин (1.2-расм, "а"). Потенциал сигнал кучланишнинг юқори ва пастки сатхларининг фарқи билан ҳам характерланади.

Потенциал сигналда фронт ва пасайиш тушунчалари мос ҳолда кучланишларнинг пастки сатхдан юқори сатхга ва юқори сатхдан пастки сатхга ўтиш жараёни билан доимо боғлиқ.

Ахборотни ифодалашда ишлатиладиган сигналлар хилига боғлиқ ҳолда рақам қурилма схемаларини импульс, потенциал ва импульс-потенциал схемаларга ажратиш қабул қилинган. Импульс схемаларда фақат импульс сигналлари ишлатилади, потенциал схемаларда фақат потенциал сигналлар ишлатилади, импульс-потенциал схемаларда ҳам импульс, ҳам потенциал сигналлар ишлатилади.


Сўзни кетма-кет ёки параллел усул орқали ифодалаш мумкин (кетма-кет ёки параллел код).

Ахборотни кетма-кет усулда ифодалашда ҳар бир вақт такти сўз кодининг битта хонасини акслантиради (1.3.-расм). Бу холда сўзнинг барча хоналари навбат билан битта элемент билан қайдланади ва ахборот узатишнинг битта канали орқали ўтади.



1.2-расм. Ракамли ахборотни ифодалаш усуллари.

а - потенциал типдаги сигналлар; б - импульс типдаги сигналлари




1.3-расм. Кетма-кет импульс код (а), кетма-кет потенциал код (б)

Параллел усулда сўз кодининг барча хоналари битта вақт трактида ифодаланади, алоҳида элементларда қайдланади, ҳар бири сўзнинг фақат битта хонасини ифодалаш ва узатишга хизмат килувчи алоҳида каналлар орқали ўтади (1.4.-расм).

Кўлланиладиган кодга техникасининг курилмалари кетма-кет ёки параллел курилмалар деб аталади. Кетма-кет код ишлатилганида барча амаллар, шу жумладан сўзларни бир узелдан иккинчи узелга узатиш сўзнинг ҳар бир хонаси учун навбат билан амалга оширилади. Шу сабабли кетма-кет

курилмалар параллел қурилмаларга қараганда секинрөк ишлайди.

Параллел кодда сигналларни узатиш занжиirlари сони, хотирловчи ва ўзгартирувчи элементлар сони қурилма ишлайдиган сўз хоналари сонига тенг, яъни аппаратура хажми катта бўлади. Шунга қарамасдан замонавий компьютерларда ахборотни ишлашда иштирок этувчи асосий қурилмалар юкори тезкорликка эришиш мақсадида параллел қурилади.



1.4-расм. Параллел импульс код (а), параллел потенциал код (б)

жиддий фарқи нимада?

3. Компьютер элементларининг туркумланиши.
4. Аналог элементларнинг вазифаси.
5. Дискрет элементларнинг вазифаси.
6. Потенциал ва импульс сигналларга таъриф беринг.
7. Кетма-кет ва параллел қурилмалар.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, 3-5 б.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, 3-8 б.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры. Ростов-на-Дону, 2006 й.

2-маъруза

Яrimўтказгичлар. Диодлар, биполяр ва униполяр (МОП) транзисторлар. Ёрглиқ. Ёрглиқсезувчи ва ёрглиқ тарқатувчи қурилмалар. Оптојуфт

Режа:

1. Яrimўтказгичларнинг электр ўтказувчанлиги. Электрон-ковак ўтишнинг ҳосил бўлиши ва хусусиятлари.
2. Яrimўтказгич диодлар, қурилиши, туркумланиши ва асосий параметрлари.
3. Биполяр ва МОП транзисторлар.
4. Ёрглиқ, ёрглиқ сезувчи, ёрглиқ тарқатувчи қурилмалар ва оптојуфт.

Таянч иборалар: ўтказгич, изолятор, яrimўтказгич, легирлаш, электрон-ковак ўтиш, рекомбинация, акцептор, донор, диод, транзистор, фоторезистор, фотогальваник элемент, фотодиод, фототранзистор, ёрглиқ диод, оптојуфт.

1. Маълумки, дунёда икки хил модда мавжуд – ўтказгичлар ва изоляторлар. Ўтказгичларнинг қаршилиги нулга яқин, изоляторларники эса чексиз. Аммо бу икки хил модда орасида аниқ чегара йўқ. Демак, қаршилиги ўтказгич ва изолятор қаршиликларининг ўртасида бўлган қандайдир

моддалар ҳам мавжуд. Бундай моддаларни яrimўтказгичлар деб аташган. Модданинг бундай яrimўтказгич ҳолати жуда бекарор ва ташки омиллар (электр кучланиш, ёруғлик, харорат) таъсирида яrimўтказгич осонгина ўтказгичга, изоляторга ва қайтадан яна яrimўтказгичга айланиси мумкин.

Яrimўтгазгичларда икки хил заряд элтувчилиари мавжуд: *электронлар* ва *коваклар*. Коваклар – орбитасида электронлар етишмайдиган атомларнинг мусбат заряд элтувчилиари. Ковакнинг ўзи зарядга эга эмас. Аммо у хосил бўлган жойда атом заряди мувофиқлашмаган, чунки бу ерда битта электрон йўқ. Бундай атом қўшнисида элтуронни тортиб олиши мумкин, натижада у мусбат заряд элтувчисига айланади. Электроннинг бир атомдан иккинчи атомга сакраб ўтиши натижасида, бошқача айтганда ковак силжиши натижасида ковак токи пайдо бўлади. Шу сабабли яrimўтказгичлар нафақат электрон ўтказувчанликка, балки ковак ўтказувчанликка ҳам эга. Тоза яrimўтказгичларда ковак ўтказувчанлик электрон ўтказувчанликка тенг.

Тоза яrimўтказгичлар (кремний, германий) жуда кам ишлатилади. Аксарият асбобларда *киритмавий* яrimўтказгич ишлатилади, яъни тоза яrimўтказгичга маълум киритманинг катта бўлмаган ва жуда аниқ ҳисобланган сони қўшилади. Киритмани қўшиш жараёни *легирлаши*, киритмавий яrimўтказгич эса легирланган деб аталади.


Донор деб аталувчи бирор бир киритмани қўшиш натижасида яrimўтказгичда эркин электронлар пайдо бўлади. *Акцептор* деб аталувчи киритманинг қўшилиши яrimўтказгичда эркин мусбат зарядларнинг пайдо бўлишига олиб келади.

Донор киритмали яримүтказгич материаллар *n*-хилли (лотинча *negativ* сўзидан) яримүтказгич, акцептор киритмали яримүтказгич материаллар эса *p*-хилли (лотинча *positive* сўзидан) яримүтказгич деб аталади.

n-хилли яримүтказгичларда электронлар токнинг асосий элтувчилари, коваклар эса асосий бўлмаган элтувчилари хисобланади. Аксинча *p*-хилли яримүтказгичларда коваклар асосий элтувчилар, электронлар эса асосий бўлмаган элтувчилар хисобланади.

Бу икки хил яримүтказгич бирлаштирилса, бирида электронлар етишмаслиги, иккинчисида электронларнинг ортиқчалиги сабабди электронлар ва коваклар бу икки яримүтказгич чегараси томон харакатланади (2.1-расм). Электрон ва ковак учрашиб бир-бiri билан бирлашиши (*рекомбинацияси*) содир бўлади. Рекомбинация жараёни динамик мувозанат ҳосил бўлмагунча, яъни электронлар сони билан коваклар сони тенг бўлмагунча давом этади. Натижада *p-n*-ўтишда фазовий заряднинг иккиланган катлами ҳосил бўлади. *p*-соҳада ушбу қатлам *акцептор* киритмасининг манфий ионлари томонидан яратился, *n*-соҳада эса *донор* киритмасининг мусбат ионлари томонидан яратилади.

Рекомбинация натижасида ҳосил бўлган электрик майдон (*p*-соҳа манфий зарядланган, *n*-соҳа мусбат зарядланган) электрон ва ковакларнинг кейинги силжишига қаршилик қиласи. Иккита яримүтказгич орасида электронларнинг коваклар билан рекомбинацияси натижасида ҳосил бўлган қатлам "*p-n*-ўтиши" деб, *p-n*-ўтишдаги потенциаллар фарқи *потенциал тўсик* (барьер) деб аталади.



2.1-расм. *p-n*-ўтиш

2. Яримўтказгич диод одатда битта "p-n" ўтишга ва иккита чиқмага эга бўлган яримўтказгич кристаллидан иборат бўлади ва 2.2-расм-дагидек шартли белгиланади.

Анод Катод

2.2-расм

Диодлар қуийдаги аломатлари бўйича туркумланади.


1. Конструкцияси бўйича юзали, нуктали ва микрокотишмали диодлар фарқланади.

2. Қуввати бўйича кам қувватли, ўртача қувватли ва қувватли диодлар фарқланади.

3. Частотаси бўйича паст частота, юқори частота ва ўта юқори частота диодлар фарқланади.

4. Функционал вазифалари бўйича тўғриловчи, импульс диодлар, стабилитронлар, варикаплар фарқланади.

Диодлар 2.3-расмда кўрсатилганидек шартли белгиланади.



2.3-раён. Диодларнинг шартли белгиланиши.

- а) тўғриловчи, юкори частота, ўта юкори частота, импульс диодлар;
- б) стабилитронлар;
- в) варикаплар

Ўтказувчи ўтказгич (проводник) сифатида қараш мумкин.

Кўйидагиларни эсда тутиш лозим:

- диод қаршилиги нуқтаи назардан Ом қонунига бўйсунмайди;
- диод иштирокидаги схемани эквивалент схема билан алмаштириш мумкин эмас.

Тўғриловчи диодлар. Тўғриловчи диоднинг асосий вазифаси ўзгарувчан токни ўзгармас токга айлантириш. Одатда тўғриловчи диодлар юзали бўлади ва тўғриланган токнинг катта қийматини олиш учун уларда катта юзали электрон-ковак ўтишлар ишлатилади.

Юкори частота диодлар. Юкори частота диодларга 300 МГц гача частоталарда ишлай олувчи яримўтқазгич диодлар мансуб. 300 МГц дан ортиқ частотада ишлай

олувчи диодлар ўта юқори частота (СВЧ) диодлар деб юритилади.

Юқори частота диодлар чегараловчи, узиб-оловчи элементлар, ночилик резисторлар ва х. сифатида ҳамда юқори частотали сигналларни детектираш ва ўзгаришида кенг қўлланилади.

Импульс диодлар. Импульс диодлар импульсли режимларда ишлатилади. Шу сабабли улардаги ўткинчи жараён кичик давомлиликка эга бўлиши шарт.


Стабилитронлар. Стабилитронларда, улардан ўтувчи токнинг берилган диапазонда ўзгаришида кучланиш белгиланған аниқлиқда сақланади. Стабилитрон ўзгармас ток занжирида кучланишни бирдай сақланишини (стабилланишини) таъминлайди.

Варикаплар. Ушбу диодларнинг ишлаши $p-n$ ўтиш сифимининг унга қўйилган тескари кучланишга боғликлигига асосланган. Варикаплар сифими электр бошқариувчи элементлар сифатида ишлатилади. Варикаплар масофавий бошқаришда ва частотани автоматик созлашда кенг таркалган.

3. *Биполяр транзистор* – ток орқали бошқариувчи, кучайтириш коэффициенти бирдан катта яримўтказгич асбоб. Унда иккита $p-n$ ўтиш ва учта чиқма – эмиттер, база ва коллектор мавжуд. Эмиттер – электронлар манбаи, база – бошқарувчи электрод, коллектор-эмиттер ҳосил қилувчи электронларни йиғувчи. 2.4-расмда транзистор схемаси ва унинг шартли белгиланиши келтирилган.

Агар эмиттерга нисбатан база потенциали нулга тенг бўлса куйидаги вазият рўй беради. Электр потенциали Е таъсирида n - ва p - ҳилли юқори зоналарни ажратувчи $n-p$ коллектор ўтишида электронлар ва коваклар "ажралишади". Натижада шу ерда эмиттер-коллектор занжири узилади ва занжирда ток бўлмайди. Агар базага

эмиттерга нисбатан мусбат кучланиш берилса электронлар эмиттердан базага қараб харакатланади. База қатламининг қалинлиги жуда кичик ва микрометрнинг (1000 мкм – 1 метр) улушига тенг бўлганлиги сабабли, эмиттерда хосил бўлган электронларнинг катта қисми коллекторга боради ва коллектор-эмиттер занжири бўйича ток оқади. Шундай, килиб, базага сигнал берилганида транзистор очилади – токни ўтказишга бошлайди, базага сигнал берилмаганида транзистор берк бўлади. Бошқача айтганда, транзистор сигнал таъсирида электр занжирини туташтирувчи ва узувчи калит каби ишлайди. Транзисторнинг бир холатдан иккинчи холатга ўтиши жуда тез бўлади (наносекундда, хатто наносекунд улушкида), яъни секунд мобайнида транзистор занжирни юз миллион маротаба узиб-улаши мумкин.




2.4-расм. Транзистор схемаси (а), ва унинг шартли белгиланиши (б)

МОП (металл-оксид-полупроводник) – транзисторлар асосида майдон эффиқти ётади. Шу сабабли бундай транзисторлар майдон транзисторлар деб аталади. Биполяр транзисторлардан фарқли ўларок, майдон транзисторлар ток орқали эмас, балки кучланиш орқали бошқарилади.

Майдон транзисторларда эмиттер – исток, база – затвор, коллектор – сток деб аталади. Майдон транзистор иккита гурухга бўлинади: бошқарувчи *p-n*-ўтишли (яъни затворнинг изоляцияси *p-n*-ўтиш кўринишида бажарилган)

ва затвори изоляцияланган (яъни затвор диэлектрик билан изоляцияланган) майдон транзисторлар. Затвори изоляцияли $p-n$ -ўтиш кўринишида бажарилган майдон транзисторлар МДП (металл-диэлектрик-полупроводник) – транзисторлар деб аталади.

2.5-расмда бошқарувчи $p-n$ -ўтишли майдон транзистор схемаси ва унинг шартли белгиланиши келтирилган.



2.5-расм. МОП-транзистор схемаси (а),
ва унинг шартли белгиланиши (б)


4. Ёргулик – инсон кўзи илғайдиган электромагнит нурланиш бўлиб радиотўлкин каби тарқалади. Радиотўлкин каби ёруғлик хам тўлкин узунлигига эга.

Ёргулик вакуумда секундига 300 млн метр тезликда тарқалади ва ҳар хил муҳитда ёргулик тезлиги камаяди. Ёргулик тўлкини частотаси 300 гигагерцдан то 300 миллион гигагерц (1 гигагерц – 1 миллиард герц) оралиқда жойлашган. Бундай частота диапазонидан факат катта бўлмаган қисмигина инсонга кўринади. Инсон кўзи илғайдиган ёргулик частотаси 400 минг гигагерцдан то 750 минг гигагерц оралиқда ётади. Инфракизил нурланиш частотаси 400 минг гигагерцдан пастда жойлашган бўлса, ультрабинафша нурланиш эса 750 минг гигагерцдан юкорида жойлашади. Частота диапазонининг юкори қисмида жойлашган ёргулик тўлқинларининг энергияси

частота диапазонининг пастки қисмida жойлашган ёруғлик түлқинлари энергиясидан катта бўлади.

Фоторезистор. Ёруғлик интенсивлиги ўзгарганида фоторезисторнинг ички қаршилиги ўзгаради ва бу ўзгириш ёруғлик интенсивлигига мутоносиб бўлмайди. Фоторезисторлар кадмий сульфиди (CdS) ёки кадмий селениди (CdSe) каби ёруғликсезувчан материалларидан ясалади. Фоторезисторнинг қаршилиги бир неча мегомдан то бир неча юз мегомгача ўзгириши мумкин. У 200-300 вольт ишчи кучланишга бардош бераолади, бунда 300 милливаттгача энергияни истеъмол қиласди. 2.6-расмда фоторезисторнинг шартли белгиланиши келтирилган. Стрелка қурилманинг ёруғликсезувчи эканлигини билдиради. Баъзида ёруғликсезувчан қурилмани белгилашда грек харфи λ (лямбда) ишлатилади.

Фоторезистор фотография асбоб-ускуналарида ёруғлик интенсивлигини ўлчацда, коровул датчикларда, автоматик тарзда эшикни очувчи қурилмаларда, турли тестловчи асбоб-ускуналарда ишлатилади.



2.6-расм. Фоторезисторнинг шартли белгиланиши

Фотогальваник элемент (куёш элемент) ёруғлик энергиясини бевосита электр энергиясига ўзгаририш учун ишлатилади. Куюш элемент $p-n$ -ўтиш асосидаги қурилма бўлиб, яrimўтказгич материаллардан ясалади.

Куюш элементнинг чиқиш йўли кучланиши 50 миллиампер токда 0,45 вольтни ташкил этади. Керакли чиқиш йўли кучланишини ва токни олиш учун улардан кетма-кет – параллел занжирлар ҳосил қилиш зарур.

2.7-расмда қуёш элементнинг шартли белгиланиши келтирилган. Мусбат чиқма плюс (+) белгиси билан белгиланади.

Куёш элементлар фотографик асбоб ускуналарда ёруғлик интенсивлигини ўлчашда, кинопроекторларда овоз йўлакчасини декодлашда ва космик йўлдошларда батареяларни зарядлашда ишлатилиди.



ёки

2.7-расм. Куёш элементнинг шартли белгиланиши

Фотодиод қуёш элементига ўхшаб $p-n$ -ўтиш асосида ясалади ва ёритилганида фоторезистор каби қаршилиги ўзгаради.


Фотодиоднинг афзаллиги – барча ёруғликсезувчан қурил-маларга нисбатан ёруғлик интенсивлигига реакциясининг тезлиги. Камчилиги – барча ёруғликсезувчан қурилмаларга нисбатан чиқиш йўли энергиясининг пастлиги. 2.8-расмда фотодиоднинг шартли белгиланиши келтирилган.



2.8-расм. Фотодиоднинг шартли белгиланиши

Фототранзистор бошқа транзисторларга ўхшаб иккита $p-n$ -ўтишга эга ва фотодиод каби ишлатилиши мумкин. Фототранзистор фотодиодга қараганда катта чиқиш йўли токига эга. Аммо ёруғлик интенсивлигига реакцияси фотодиодга қараганда тез эмас. 2.9-расмда фототранзисторнинг шартли белгиланиши келтирилган.

Фототранзисторлар фототахометрларда, фотографик экспозицияларни бошқаришда, ёнфинга қарши датчикларда, предметларни санашда ва x. ишлатилади.



2.9-расм. Фототранзисторнинг шартли белгиланиши


Ёруғлик диод (ёруғлик тарқатувчи диод) яримүтказгич қурилма бўлиб, юқори хароратли кизиши содир бўлмаганлиги сабабли ишлатилиш муддати чексиз. Ёруғлик диод $p-n$ -ўтишли оддий диод бўлиб ундан ток ўтганда ёруғлик тарқалади. Тарқалувчи ёруғлик частотаси ёруғлик диод ясалган материалга боғлиқ 2.10-расмда ёруғлик диоднинг шартли белгиланиши келтирилган.



2.10-расм. Ёруғлик диоднинг шартли белгиланиши

Оптојуфт (оптопара) ёруғлик диод ва фототранзистордан ташкил топади (2.11-расм). Улар бир-бирлари билан ёруғлик диод тарқатувчи ёруғлик нури орқали боғланади. Ёруғлик диодга келаётган сигнал ўзгариши мумкин. Бу эса ўз навбатида тарқалувчи сигнал интенсивлигини ўзгартиради. Фототранзистор ёруғлик ўзгаришини кайтадан электр энергиясига айлантиради.

Оптојуфт бир занжирдан иккичи занжирга, уларнинг бир-биридан юқори даражали изоляциясини таъминлаган ҳолда, сигналларни узатиши мумкин.



2.11. Оптојуфт

Назорат саволлари:

1. Ўтказгичлар, изоляторлар ва яримўтказгичлар.
2. $p-n$ -ўтиш кандай шаклланади?
3. Яримўтказгич диодлар ва уларнинг туркумланиши.
4. Биполяр транзистор ва унинг ишлаш принципи.
5. МОП-транзистор ва унинг биполяр транзистордан фарқи.
6. Ёргликсезувчан қурилмалар.
7. Ёрглик тарқатувчи қурилмалар.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.


3-маъруза Мантикий элементлар

Режа:

1. Асосий мантикий элементлар
2. Мантикий элемент тизимлари.
3. Базавий интеграл элемент схемалар.

Таянч иборалар: мантикий элемент, инвертор, конъюнктор, дизъюнктор, мантикий элементлар тизими, бирлашиш коэффициенти, тармоқланиш коэффициенти, халақитга бардошлиқ, транзистор-транзистор мантиқ (ТТЛ), эмиттер боғланиши мантиқ (ЭСЛ).

1. Иккили ўзгарувчилар устида элементар мантикий амаллар мантикий элементлар деб аталувчи схемаларда амалга оширилади.




3.1-расм. НЕ элементи (а), ва унинг шартли белгиланиши (б).

3.1-расмда потенциал сигналлар учун инкор (НЕ) мантикий функциясини $[f(x) = \bar{x}]$ амалга оширувчи инвертор схемаси ва унинг шартли белгиланиши келтирилган. Агар инверторнинг кириш йўлига бирлик мусбат сигнал берилса транзистор очилади ва тўйиниш

режимиға ўтади. Инверторнинг чиқиши йўлида транзистор эмиттери потенциалига яқин мантиқий "0" сигнали ҳосил бўлади. Агар инверторнинг кириш йўлига нуллик сигнал берилса транзистор очилмайди ва инверторнинг чиқиши йўлида коллектор таъминот манбаидаги потенциалга яқин "1" сигнали ҳосил бўлади.

3.2-расмда конъюнкция (И) функциясини $[f(x_1, x_2, \dots, x_n) = x_1 \wedge x_2 \wedge \dots \wedge x_n]$ амалга оширувчи конъюнктор схемаси ва унинг шартли белгиланиши келтирилган. Агар бундай схеманинг ҳеч бўлмаганида битта кириш йўлида бирлик сигнални бўлмаса (яъни бу кириш йўлида нуллик сигнал) схеманинг чиқиши йўлида мантиқий нульга мос келувчи паст сатҳли сигнал ҳосил бўлади. Конъюнкторнинг кириш йўлларига фақат бирлик сигнални (юқори сатҳли мусбат сигнал) берилса манбадан резистор ва диодлар орқали ток окиш занжири берк бўлади, схеманинг чиқиши йўлида мантиқий бирга мос келувчи манбанинг юқори потенциали ҳосил бўлади.


3.3-расмда дизъюнкция (ИЛИ) функциясини $[f(x_1, x_2, \dots, x_n) = x_1 \vee x_2 \vee \dots \vee x_n]$ амалга оширувчи дизъюнктор схемаси ва унинг шартли белгиланиши келтирилган.



3.2-расм. И элементи (а) ва унинг шартли белгиланиши (б)

Схеманинг бирор-бир кириш йўлига бирлик сигнални берилса кириш йули диоди ва резистор орқали ток оқади ва резистордаги мусбат кучланиш чиқиш йўлига узатилади. Чиқиш йўлида бирлик сигналга мос юқори сатхли сигнал пайдо бўлади. Бир вактнинг ўзида схеманинг барча кириш йўлларига фақат нуллик сигнал берилганида схеманинг чиқиш йўлида нуллик сигналга мос паст сатхли сигнал бўлади.

2. Компьютер мантикий элементлари тизими (мажмуаси ёки русуми) деб ракамли қурилмаларни куришга мўлжалланган, ахборотни ифодалашнинг бир хил усудидан ва бир хил элементлараро боғланишдан фойдаланувчи, электрик, конструктив ва технологик параметрлари умумий бўлган функционал тўлиқ мантикий элементлар наборига айтилади.



3.3-расм. ИЛИ элементи (а) ва унинг шартли белгиланиши (б)

Элементлар тизими мантикий амалларни бажарувчи, сигналларни кучайтирувчи, тикловчи ҳамда сигналларнинг стандарт шаклларини шакллантирувчи элементларни ўз ичига олади.

Ҳозирда асосан ахборотни потенциал усулда ифодалашдан фойдаланувчи элементлар ("мантикий элементларнинг потенциал тизими") ишлатилади. Аксарият замонавий тизимларда (русумларда) мантикий

амалларни бажарувчи И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ ва х. элементлар, триггерлар ҳамда компьютер узеллари ҳисобланувчи мураккаб функционал элементлар намунавий элементлар сифатида ишлатилади.

Мантикий элементлар тизимининг асосий параметрлари – таъминловчи кучланиш ва мантикий 0 ва 1 ни ифодаловчи сигналлар; И ва ИЛИ кириш йўллари бўйича бирлашиш коэффициенти; юклама қобилияти (чиқиш йўли бўйича тармоқланиш коэффициенти); халалларга бардошлиги; сочилувчи энергия; тезкорлиги.

Таъминловчи кучланиш ва сигналлар. Элементлар тизими ишлатилувчи таъминловчи кучланишлар сони ва уларнинг номинал қийматлари орқали характерланади. Мантикий элементлар учун кириш йўли ва чиқиш йўли сигналларининг қутблари ва сатхлари кўрсатилади.

Кириш йўли бўйича бирлашиш коэффициенти мантикий элементдаги бўлиши мумкин бўлган кириш йўллари сонини белгилайди. Кириш йўли сонининг ошиши элементнинг бошқа параметрларининг, ҳусусан халалларга бардошлигининг, тезкорлигининг ва х. сусайишига олиб келади.

Чиқиш йўли бўйича тармоқланиш коэффициенти бир вақтнинг ўзида элементнинг қанча мантикий чиқиш йўли юкланиши мумкинлигини кўрсатади.

Халалларга бардошлик халаллар мавжудлигига элементнинг тўғри ишлаш қобилияти бўлиб, ишлашда адашишларга олиб келмайдиган халалларнинг максимал жоиз кучланиш орқали аниқланади.

Мантикий элементларнинг тезкорлиги энг муҳим параметрлардан бири ҳисобланади ва сигнал тарқалиши кечикишининг ўртача вақти орқали характерланади, яъни


$$t_{\text{кеч.ур}} = (t_{\text{кеч1}} + t_{\text{кеч2}}) / 2$$

Бу ерда $t_{кеч.1}$ ва $t_{кеч.2}$ – мос ҳолда чиқиш йўли сигналининг фронти ва пасайишига нисбатан кечикиши (3.4-расм).

Асосий, кўпинча ишлатиладиган интеграл элементлар қуидагилар: транзистор-транзистор мантиқнинг (ТТЛ) потенциал элементлари, эмиттер боғланишли транзистор мантиқнинг потенциал элементлари (ЭСЛ) ва МОП-транзистордаги элементлар.


3. Транзистор-транзистор мантиқнинг (ТТЛ) потенциал элементлари. 3.5-расмда ТТЛ базавий элементининг схемаси И-НЕ келтирилган. ТТЛ элементининг асосий хусусияти – мантиқий элементларнинг интеграл қуилишига хос кўп эмиттерли транзисторнинг (МТ) ишлатилиши.

Агар кўп эмиттерли транзисторнинг барча кириш йўлларига юқори сатхли мусбат кучланиш ("1" сигнал) берилса ток резистор R_1 орқали T_1 транзисторнинг базасига оқади, сўнгра кучайтирилган ток T_1 транзисторнинг эмиттеридан инвертировчи транзистор T_4 нинг базасига келади ва уни очади. Бунда T_2 ва T_3 транзисторлар беркилади. Элемент чиқиш йўлида "0" сигнални (тахминан T_4 транзистор эмиттери потенциалига тенг) пайдо бўлади.



3.4-расм. Мантиқий элементда сигналнинг кириш йўлидан чиқиш йўлига узатилишида кечикиш (Δt – сигналнинг фарки)

Агар күп эмиттерли транзисторнинг кириш йўлларидан бирида паст сатҳли сигнал ("0" сигнали) пайдо бўлса T_1 транзистор беркилади. Бу эса ўз навбатида T_4 транзисторнинг беркилишига олиб келади. T_2 транзистор эмиттер такрорлагич сифатида ишлайди, унинг базасига R_2 резистор орқали таъминот манбаи $+E_k$ дан юқори сатҳ кучланиш берилади ва T_3 транзистор очилади. Элемент чиқиш йўлида юқори сатҳли сигнал (мантикий "1" сигнали) пайдо бўлади.



3.5-расм. ТТЛ (И-НЕ) элементининг схемаси (а),
ва 4И-ИЛИ-НЕ схеманинг шартли белгиланиши (б)


T_3 транзистор T_4 транзистор учун қаршилиги ўзгарувчан коллектор резистори вазифасини ўтайди. R_3 резисторнинг қаршилиги катта эмас ва у чиқиш йўли токини чегаралашга хизмат қиласди.

ТТЛ схемасининг юкланиш қобилияти унинг чиқиш йўлига ўнтағача мантикий элементларни улашга имкон беради. ТТЛ элементида сигнал кечикиш вақти 10...30 нс ни ташкил этади.

Эмиттер боғланишили транзистор мантиқнинг потенциал элементлари (ЭСЛ). 3.6-расмда ЭСЛ элементлар тизимидағи намунавий схема И келтирилган.

Схема кириш йўли томони умумий коллекторли ва умумий эмиттерли $T_3 - T_5$ транзисторлардан, чиқиш йўли томони T_6 транзистордан ташкил топган.

Агар элементнинг барча кириш йўлларида мантикий "0"га мос кучланиш сатхи бўлса $T_3 - T_5$ транзисторлар беркилади. T_6 транзистор эса очилади. Элементнинг бирор кириш йўлида мантикий "1"га мос кучланиш сатхи пайдо бўлса T_6 транзистор беркилади ва ундан оқкан ток очилган кириш йўли транзистори орқали оқа бошлайди.



3.6-расм. Уч кириш йўлли ЭСЛ элементининг схемаси


Чиқиши йўли сигналлари кириш йўли ва чиқиши йўли сигналлар сатхининг тенглиги шартини таъминловчи эмиттер такрорлагичлардан олинади. Эмиттер такрорлагичлар элементнинг юқори юклама қобилиятини таъминлайди, унга 15тacha мантикий элементлар уланиши мумкин.

ЭСЛ элементида сигналнинг кечикиш вақти одатда $1 \div 10$ нс ни ташкил этади.

МОП-транзисторлар асосида курилган интеграл элементлар ТТЛ ёки ЭСЛ элементларга нисбатан секин ишлайди. Аммо бу элементлар кам энергия истеъмол

қиласы, юкланиш қобиляти ва халалларга бардошлиги юқори Энг мұхими, бу элементлар интеграл схема юзасида кам жойни әгаллады. МОП-транзистордаги элементлар технологияси мураккаб әмас ва, демек, улар арzon.


МОП-транзисторларнинг "n" ва "p"-хиллари мавжуд. 3.7-расм "a" да "n"-хилдаги МОП-транзистор асосида курилган инвертор схемаси көлтирилған. Затворға (схема кириш йүлиға) юқори сатхли сигнал берилганида исток ва сток орасидаги қаршилик камаяди ва чиқиш йүлида кучланишнинг паст сатхи ўрнатылади. Затворға паст сатхли сигнал берилганида исток ва сток орасидаги қаршилик жуда катта бўлади ва чиқиш йүлида кучланишнинг юқори сатхи ўрнатылади. МОП-транзисторлар асосидаги схемаларда юклама резистор сифатида МОП-транзисторнинг ишлатилиши технология нуқтаи назаридан қулай ҳисобланади ва бу транзисторни очиш режимига ўрнатиш учун унинг затворига кучланиш берилади (3.7-расм "б").



3.7-расм. n-хилдаги МОП-транзистор асосида курилган элемент схемалари

p-хилдаги МОП-транзисторлар ишлатилганида манба ва бошқариш манфий кучланиш орқали амалга оширилади. "n" ва "p"-хилли транзисторларда (тўлдирувчи транзисторларда) курилган инвертор схемаси 3.7-расм "в" да көлтирилған. Бунда схема кириш йүлиға юқори сатхли кучланиш берилганида пастки транзистор очилади,

юқоридагиси эса беркилади. Аксинча, схема кириш йўлига паст сатхли кучланиш берилса юқори транзистор очилади, пастдагиси эса беркилади.



3.8-расм. Комбинацион МОП-схемалар.

- a) – юклама транзисторли И-НЕ элементи; б) - юклама транзисторли ИЛИ-НЕ элементи;
- в) – тўлдирувчи транзисторли И-НЕ схемаси;
- г) - тўлдирувчи транзисторли ИЛИ-НЕ схемаси

Тўлдирувчи транзисторли схемалар кам энергия истеъмол қиласи ва юқори тезкорликка эга, чунки схеманинг паразит сифимининг зарядланиш ва разрядланиш занжирида очик транзисторларнинг кичик каршилиги уланган бўлади.

И ва ИЛИ функцияларни амалга оширувчи схемалар МОП-транзисторларни, мос ҳолда, кетма-кет ва параллел улаш орқали қурилади. Бунда одатда схеманинг чиқиш йўлида И ва инверсли ИЛИ функцияси, яъни И-НЕ ва ИЛИ-НЕ олинади. МОП-транзисторлар асосида қурилган мантикий элементларнинг ишлаш принципини 3.8-расмда келтирилган схемалар орқали тушуниш қийин эмас.

Назорат саволлари:

1. Мантикий элемент нима?
2. Компьютер мантикий элементлари тизими нима?
3. Кириш йўли бўйича бирлашиш коэффициенти.
4. Чиқиш йўли бўйича тармокланиш коэффициенти.

5. Халақитларга бардошлик.
6. ТТЛ потенциал элементлар.
7. ЭСЛ потенциал элементлар.
8. ТТЛ, ЭСЛ ва МОП тарнзисторлар асосида қурилган мантикий элементлар.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.

4-маъруза. Триггерлар

Режа:

1. Триггер таърифи. Асинхрон ва синхрон триггерлар.
2. *RS*-триггер.
3. *D*-триггер.
4. *T*-триггер.
5. Икки поғонали триггер.
6. *JK*-триггер.

Таянч иборалар: триггер, асинхрон триггер, синхрон триггер, *RS*-триггер, *D*-триггер, *T*-триггер, икки поғонали триггер, *JK*-триггер.

1. Триггер иккита турғун мувозанат ҳолатга эга бўлган схема бўлиб, иккилик саноқ тизимида ифодаланган ахборотларни ишлаш ва хотирлаш учун жуда куладай ҳисобланади.

Ахборотни киритиш (ёзиш) усули бўйича триггерлар "асинхрон" ва "синхрон" ("тактланувчи") триггерларга бўлинади.

Асинхрон триггерларда ҳар қандай вақт онида кириш йўлидаги сигналлар триггернинг тегишли (бир ёки нуль) ҳолатини бир маънода аниқлайди. Яъни, кириш йўли ахборотининг ўзгариши триггер ҳолатининг дарҳол (ўткинчи жараён ҳуғашни билан) ўзгаришига олиб келади.


Синхрон (тактланувчи) триггерлар қўшимча кириш йўлига эга бўлиб, бу йўлдан синхронловчи (тактловчи) сигналлар берилади. Синхрон триггерларга ахборот факат навбатдаги синхросигнал берилиши билан киритилади

Бундай триггерларни бир бири билан улаб кетма-кет занжирларда (счетчикларда, силжитувчи регистрларда ва бошқаларда) ишлатиш мумкин. Аммо бунинг учун синхросигнал давомлилиги триггернинг бир ҳолатдан иккинчи ҳолатга ўтиш вақтидан кичик бўлиши шарт. Акс ҳолда битта синхросигнал таъсири вақтида триггер бир неча марта ўз ҳолатини ўзгартириши мумкин. Демак, синхросигнал давомлилиги триггернинг бир ҳолатдан иккинчи ҳолатга ўтиш вақтидан кичик бўлиши ва шу билан бир қаторда схеманинг ишончли ишлаши учун етарли бўлиши керак.

2. *RS*-триггер деб иккита кириш йўли *S* ва *R* га эга бўлган, икки турғун мувозанат ҳолатли схемага айтилади. *S* - триггерни бирлик ҳолатига ўтказувчи кириш йўли (инглизча "set-ўрнатиш" сўзидан олинган), *R* - эса триггерни нуллик ҳолатига ўтказувчи кириш йўли

(инглизча "reset- тушириш" сўзидан олинган), яъни $S = 1$ ва $R = 0$ бўлганда триггер бирлик ҳолатига ўтказилса $S = 0$ ва $R = 1$ бўлганда нуллик ҳолатига ўтади. RS -триггерлар бошқа триггерлар қатори асинхрон ва синхронларга бўлинади.

Асинхрон RS -триггерлар. Улар ҳар томонлама тескари боғланиш билан қамраб олинган иккита ИЛИ-НЕ ёки И-НЕ мантиқий элементлардан иборат бўлади (4.1-расм "а", 4.2-расм "а"). Ҳар бир мантиқий элементнинг кириш йўлларидан бири тескари боғланиш сигналини беришга ишлатилса, иккincinnси бошқариш сигналини беришга ишлатилади. Чиқиш йўлларидан бири Q бирлик, иккincinnси \bar{Q} нуллик деб аталади. Q чиқиш йўлидаги сигнали бирга тенг ($Q = 1$) бўлса, бу сигнал \mathcal{E}_2 элементнинг кириш йўлига таъсир этиб унинг чиқиш йўлида $\bar{Q} = 0$ сигналини пайдо бўлишига олиб келади. Триггернинг бу ҳолати бирлик ҳолати ҳисобланади. Триггернинг нуллик ҳолатида $Q = 0$, $\bar{Q} = 1$ бўлади.



4.1-расм. ИЛИ-НЕ мантиқий элементлар асосида курилган асинхрон RS -триггер схемаси (а) ва унинг шартли белгиланиши (б)

Энди триггернинг бошқа ҳолатига ўтишини қандай бошқариш мумкинлигини кўрайлик. Фараз қиласлик, триггер (4.1-расм, "а") бирлик ҳолатида бўлсин ($Q = 1$, $\bar{Q} = 0$). Агар \mathcal{E}_2 мантиқий элементнинг пастки кириш

йўлига бирлик сигнали берилса, бу элементнинг ҳолати ўзгармайди. Чунки бундан олдин ҳам шу элементнинг юқори кириш йўлига Q чиқиш йўлидан мантикий бир сигнали берилган эди. Демак, триггерни нуллик ҳолатига ўтказиш учун R кириш йўлига бирлик сигнали берилиши лозим. Натижада \mathcal{E}_1 мантикий элементнинг чиқиш йўлида $Q = 0$ бўлади. Бу сигнал \mathcal{E}_2 мантикий элементнинг кириш йўлига таъсир қилиб шу элементнинг чиқиш йўлида $\bar{Q} = 1$ сигналининг пайдо бўлишига олиб келади, яъни триггер нуллик ҳолатига ўтади.

Шу тариқа нуллик ҳолатдаги ($Q = 0$, $\bar{Q} = 1$) триггерни бирлик ҳолатига ўтказиш учун S кириш йўлига бирлик сигналини бериш лозимлигини кўрсатиш мумкин ($R = 0$ шартини бажарган ҳолда).

Триггернинг иккала кириш йўлига $R = S = 0$ сигналлари берилса, триггер ўзининг бу сигналлар берилгунича бўлган ҳолатини сақлайди. Кiriш йўли сигналларининг $R = S = I$ комбинациясида эса бу сигналлар таъсири вақтида иккала мантикий элементнинг чиқиш йўлида $Q = \bar{Q} = 0$ бўлади, сигналлар олингандан сўнг триггернинг ҳолати ноаник бўлади. Яъни триггер тасодиф омилларга боғлиқ ҳолда бирлик ҳолатига ҳам, нуллик ҳолатига ҳам ўтиши мумкин. Шунинг учун $R = S = I$ комбинациясига йўл қўйиб бўлмайди.

RS -триггернинг ишлаш қонуни 4.1-жадвалда берилган. И-НЕ элементлари асосида қурилган RS -триггернинг (4.2-расм, "а") ҳолатини ўзgartириш учун унинг кириш йўлларига инверс (нуллик) сигналларни бериш лозим. Ҳакикатдан ҳам триггер нуллик ҳолатида бўлса ($Q = 0$, $\bar{Q} = 1$) уни бирлик ҳолатига ўтказишга фақат \mathcal{E}_1 мантикий элементнинг юқори кириш йўлига нуллик сигналини бериш билангина эришиш мумкин. Шу туфайли


расмда кириш йуллари \bar{R} ва \bar{S} символлари билан белгиланган бўлиб, инверсия белгиси триггернинг инверсия (нуллик) сигналлари орқали бошқарилишини билдиради.

Юқорида кўрдикки, ИЛИ-НЕ ва И-НЕ элементлари асосида қурилган триггернинг схемалари бир-биридан унчалик фарқ қиласмайди ва И-НЕ асосидан ИЛИ-НЕ асосга ўтиш учун бошқариш сигналларини инвертираш керак холос.

4.1-жадвал

R	S	Q_{n+1}
0	0	Q_n
1	0	0
0	1	1
1	1	X

ИЛИ-НЕ элементлари асосида қурилган бир жуфт бошқариш йўллари бўлган асинхрон триггерлар 4.1-расм, "б" дагидек, И-НЕ элементлари асосида қурилганлари эса 4.2-расм, "б" дагидек шартли белгиланади.



4.2-расм. И-НЕ мантикий элементлар асосида қурилган асинхрон RS-триггер схемаси (а) ва унинг шартли белгиланиши (б)

Триггер асосий ва ёрдамчи қисмларга бўлинган тўғри тўртбурчак шаклида тасвирланади. Асосий қисмida T (триггер) символи жойлаштирилса, ёрдамчи қисмida


триггер кириш йўллари ва унда амалга ошириладиган мантикий амалларнинг шартли белгилари жойлаштирилади. Асосий қисмида иккита чиқиш йўллари (Q ва \bar{Q}) кўрсатилади. Одатда Q ва \bar{Q} символлари ёзилмайди, инверс, чиқиш йўли \bar{Q} ни асосий чиқиш йўлидан ажратиш мақсадида тўғри тўртбурчакка ҳалқача, орқали уланади.

Синхрон RS-триггерларда синхросигнал бериладиган кўшимча кириш йўли бўлиб, бу кириш йўли ахборот кириш йўллари (R ва S) билан И мантики орқали боғланган. Кўпинча синхросигнал тект сигнали деб ҳам аталади. Бунга биноан "синхрон триггер" атамаси билан бир қаторда "тактланувчи триггер" атамаси ҳам ишлатилади. Шундай қилиб, R ва S кириш йўлларига бериладиган ахборот триггерга факат синхросигнал берилганидагина киритилади.

Синхросигнал орқали бошқарилувчи синхрон триггернинг ишлаш принципини бир погонали И-НЕ мантикий элементлар асосида курилган схема (4.3-расм) мисолида кўрамиз. Куйидагича белгилашни қабул киласиз. Синхросигнал берилгунига кадар ҳар бир мантикий элементнинг ҳолатини ва кириш йўли сигналларининг кийматини 0 ва 1 символлари билан белгилаймиз. Синхросигнал таъсири мобайнидаги элементларнинг ҳолатини бу символларнинг кичик қавсга олингандарни билан, синхросигнал таъсири тамом бўлгандаги элементларнинг ҳолатини эса бу символларнинг ўрта қавсга олингандарни билан белгилаймиз.

Фараз қилайлик, синхросигнал берилмасидан олдин ($C = 0$) триггер нуллик ҳолатида ($Q = 0$, $\bar{Q} = 1$) ҳамда триггернинг ахборот кириш йўлларига берилган сигналлар $S = 1$, $R = 0$ бўлсин. $C = 0$ бўлганлиги учун Э₃ ва Э₄

элементларнинг чиқиш йўлларидағи сигналлар бирлик кийматига эга (қавссиз символлар).



4.3-расм. И-НЕ мантикий элементлар асосида курилган синхрон RS-триггер схемаси

Синхросигнал берилганида (кичик қавс ичидаги символларга қаралсун) ва R ва S сигналларининг олдинги ҳолати сакланганида, \mathcal{E}_1 элементнинг чиқиш йўли бирлик кийматини саклайди, \mathcal{E}_3 элементнинг чиқиш йўли эса нуллик қийматини олади. Бу ўз навбатида $Q = 1$ сигналининг пайдо бўлишига ва \mathcal{E}_2 элементнинг кириш йўлларида бирлик сигналларининг мос келишига, яъни $\bar{Q} = 0$ бўлишига олиб келади. Синхросигнал олингандан сўнг эса тескари боғланиш занжирларидан келаётган сигналлар эвазига триггер бирлик ҳолатини ($Q = 1$, $\bar{Q} = 0$) саклайди (ўрта қавс ичидаги символларга қаралсун). Триггернинг бу ҳолати кейинги синхросигналлар берилгунча (R ва S сигналларининг қиймати синхросигналлар орасидаги тўхтамда ўзгарса ҳам) ўзгармайди.

Синхросигнал орқали бошқарилувчи триггернинг ўзига хос хусусияти синхросигнал таъсири мобайнида R ва

S ахборот сигналларнинг ўзгариши триггер ҳолатининг ўзгаришига олиб келишидир.

Синхрон RS -триггернинг ишлаш қонуни 4.2-жадвалда берилган. Жадвалда R^n , S^n ва Q^n - машина вактининг олдинги (n -нчи) тактидаги триггернинг кириш ва чиқиши йўлларидаги ахборот сигналларининг кийматлари, Q^{n+1} - ($n+1$)-нчи тантаси (синхросигнал) берилганида триггернинг ўтадиган ҳолати. Бу ерда R ва S сигналлари ($n+1$)нчи синхросигнал таъсири давомида ўз кийматларини ўзгартирумайди деб фараз қилинади.


4.2-жадвал

n -такт		$n+1$ -такт
R^n	S^n	Q^{n+1}
0	0	Q^n
1	0	0
0	1	1
1	1	x

Синхрон триггерлар синхронланувчи кириш йўллари қатори триггерни бирор ҳолатга бевосита синхросигнал бермасдан ўтказувчи занжирларга эга. Бу R_d ва S_d каби белгиланувчи (d- инглизча direct - тўғри, бевосита сўзидан олинган) кириш йўллари триггерни бошланғич ҳолатига ўтказиш учун ишлатилади. 4.3-расмдаги символлар устидаги инверсия белгиси (\overline{R}_d ва \overline{S}_d) И-НЕ элементлари асосида қурилган триггерларни бевосита бошқариш учун инверс (нуль) сигналлар ишлатилиши лозимлигини кўрсатади.

Синхрон триггерлар 4.4-расм, "а" ва "б"дагидек шартли белгиланади. 4.4-расм, "а" да бир жуфт ахборот кириш йўлли, 4.4-расм, "б" да эса И мантиқи билан

богланган икки жуфт кириш йўлли триггерлар кўрсатилган.




4.4-расм. Синхрон триггерларнинг шартли белгиланиши

3. *D*-триггернинг номи инглизча "delay - кечикитириш" сўзидан олинган бўлиб, баъзан машина вакти тактига кечикитириш триггери деб ҳам юритилади. Синхрон *D*-триггерда битта аҳборот кириш йўли мавжуд. Бу триггернинг ишлаш қонуни берилган 4.3-жадвалга биноан ($n+1$) - тактда *D*-триггернинг холати n - тактдаги таъсир қилган кириш йўли сигнални қийматига мос келади. Бошқача қилиб айтганда *D*-триггер сигнални тактга кечикитиради.

4.3 жадвал


n -такт	$n+1$ -такт
D^n	D^{n+1}
0	0
1	1

Асинхрон *D* - триггерлар (4.5-расм) амалий ахамиятга эга эмас, чунки бундай схема ролини кетма-кет уланган инверторлардан иборат схема бажариши мумкин.



4.5-расм. Асинхрон *D*-триггер схемаси

Амалда синхрон D -триггерлар кўп кўлланилади (4.6-расм, "а"). $C = 1$ ва $D = 1$ бўлганда Э₃ элементнинг чиқиши йўлида мантикий нул шаклланади. Бу сигнал Э₁ ва Э₄ элементларнинг кириш йўлига таъсир этиб триггерни бирлик ҳолатига ўтказади ($Q = 1$, $\bar{Q} = 0$) ва Э₄ элементни беркитади. $C = 1$ ва $D = 0$ бўлганда Э₃ элементнинг чиқиши йўлидаги сигнал бирлик қийматига, Э₄ элементнинг чиқиши йўлидаги сигнал эса нуллик қийматига эга бўлади. Бу сигнал Э₂ элементнинг кириш йўлига таъсир этиб триггерни нуль ҳолатига ўтказади ($Q = 0$, $\bar{Q} = 1$).



4.6-расм. Синхрон D-триггер схемаси (а) ва унинг шартли белгиланиши (б)

Шундай қилиб, $C = 1$ бўлганда триггерга ҳар доим D кириш йўлига берилаётган сигналга мос ахборот ёзилади. Триггернинг барқарор ишлаши учун синхросигнал таъсир қилаётган вақт мобайнида кириш йўлидаги ахборот ўзгармаслиги керак.

Синхрон D -триггерлар, 4.6-расм "б" дагидек шартли белгиланади.

4. T -триггер битта кириш йўлли схемадир (T харфи инглизча "toggle" – узиб-улагич сўзидан олинган). Унинг

ишилаш қонуни 4.4-жадвалда келтирилган. Бу триггер санок режимида ишлагани учун баъзан у саноқ триггери (саноқ кириш йўлли ёки умумий кириш йўлли триггер) деб аталади.

4.4 жадвал


n -такт	$n+1$ -такт
T^n	Q^{n+1}
0	Q^n
1	\bar{Q}^n

T -триггер ҳар бир кириш йўли сигналининг берилиши билан ўзининг ҳолатйни тескарисига ўзғартиради. 4.7-расм "а"да тескари боғланишида \mathcal{E}_5 ва \mathcal{E}_6 кечикириш элементлари бўлган триггернинг оддий схемаси кўрсатилган. Кечикириш элементлари триггернинг бошқа ҳолатга ўтишида ишончлиликни таъминлаш учун зарур хисобланади. Кечикириш вакти ($t_{\text{кеч}}$) синхросигнал давомлилигидан кичик бўлмаслиги шарт. T -триггерда синхросигнал кириш йўли триггернинг кириш йўли хисобланади.

Фараз киласилик, $Q = 1$, $\bar{Q} = 0$. Триггернинг саноқ йўлига берилган сигнал \mathcal{E}_4 элементнинг чиқиш йўлида нуллик сигналининг пайдо бўлишига ва кетма-кет $\bar{Q} = 1$, $Q = 0$ сигналларининг ўрнатилишига, яъни триггернинг нуллик ҳолатига ўтишига олиб келади. Бу вақтда \mathcal{E}_3 элементнинг чиқиш йўли ўзгармайди, чунки унинг кириш йўлида $t_{\text{кеч}}$ мобайнида \bar{Q} чиқиш йўлидан \mathcal{E}_5 кечикириш элементи орқали нуллик сигнал таъсир қиласи.

Саноқ сигналининг таъсири тугаши билан \mathcal{E}_3 ва \mathcal{E}_4 элементларнинг чиқиш йўлларидағи сигналлар бирлик кийматига эга бўладилар, \mathcal{E}_3 элементнинг кириш йўлига

эса \mathcal{E}_5 кечиктириш элементи оркали \bar{Q} чикиш йўлидан рухсат берувчи сигнал берилади. Натижада кейинги саноқ сигнали триггерни бошланғич ҳолатига ўтказади.




4.7-расм. Т-триггер схемаси (а) ва унинг шартли белгиланиши (б)

\mathcal{E}_5 ва \mathcal{E}_6 элементлар тескари боғланиш сигналларини кечиктириши учун хизмат қиласди. Акс ҳолда саноқ сигнали таъсири вақтида триггер бирнеча бор ўз ҳолатини ўзгартириши мумкин. Интеграл триггерларда кечиктириш элементи вазифасини мантиқий элементлар ёки заряд тўпловчи яримўтказгич элементлари ўтайди. T -триггерлар 4.7-расм "б" дагидек шартли белгиланади.

5. Ахборотни икки погонали хотирловчи триггерлар иккита триггер тузилмасидан иборат. Бири етакчи деб, иккинчиси етакланувчи деб аталади (4.8-расм).

Иккала триггер синхрон триггерлар бўлиб, қарама-қарши синхрон кириш йўлларига эга. 4.8-расмда етакчи триггер тўғри синхрон кириш йўлига эга ва $C = 1$ бўлганида ишлайди, етакланувчи эса инверс синхрон кириш йўлига эга ва $C = 0$ да ишлайди.




4.8-расм. Икки поғонали триггер схемалари

Биринчи босқичда, етакчи триггерга ахборот ёзилаётганида, етакланувчи ишламайды ва олдинги ҳолатини сақлаб туради. Етакчи триггерга берилеётган сатх олиб ташланганидан сўнг ундан етакланувчи триггерга ахборот ёзилади. Шундай килиб, инверсли мантиқ сатхларини бошқариш эвазига ахборотни босқичма-босқич ёзиш амалга оширилади.

Икки поғонали триггерда эски ахборотни сақлаш ва янги ахборотни қабул қилиш жараёнлари ўртасидаги қарама-қаршилик бартараф этилади. Бу ўз навбатида "мусобақа" ҳолатлари бартараф этилган синхрон автоматларни куришга имкон беради.

Икки поғонали триггерлар кўпинча MS-триггерлар ("master" – хўжайин, "slave" – кул) ёки универсал триггерлар деб аталади ва иккиланган харф (ТТ) билан белгиланади (4.9-расм).



4.9-расм. Икки поғонали триггернинг шартли белгиланиши


Икки погонали триггер тузилмаси бўйича ихтиёрий триггерларни қуриш мумкин.

6. *JK*-триггерлар - икки погонали универсал синхрон триггер. *JK*-триггернинг ишлаш қонуни 4.5-жадвалда берилган. Бу жадвалдан кўриниб турибдики, $J = K = 1$, бўлганда *JK*-триггер саноқ режимиdek олдинги ҳолатни инвертирласа, қолган комбинацияларда *RS*-триггер каби ишлайди (4.2-жадвалга қаралсин). Бунда J қириш йўли (инглизча *jerk* – кескин улаш сўзидан олинган) S га, K қириш йўли (инглизча *kill* – кескин узиш сўзидан олинган) R га эквивалентdir. 4.5-жадвалга биноан *JK*-триггерни *RS*-триггер асосида чиқиш йўлларини қириш йўллари билан боғлаш орқали олиш мумкин. Бунда бошқариш схемасини шундай танлаш лозимки, триггернинг ўзидаги қириш йўлларида бир вақтда бирлик сигналлари пайдо бўлмасин. Натижада $J = K = 1$ бўлганида бошқариш схемаси триггерни саноқ режимида ишлашга мажбур қиласди.

4.5-жадвал

<i>n</i> -такт		<i>n+1</i> -такт
K^n	J^n	Q_{n+1}
0	0	\bar{Q}^n
1	0	0
0	1	1
1	1	\bar{Q}^n

Асинхрон *JK*-триггернинг схемаси 4.10-расмда берилган. Фараз қилайлик, триггер бирлик ҳолатида бўлсин ($Q=1$, $\bar{Q}=0$). $J=0$, $K=1$ сигнал берилса Э₄ элементнинг чиқиш йўлида нуллик сигнал ҳосил бўлади ва бу сигнал таъсирида триггер нуллик ҳолатига ўтади. Шунга ўхаш, $Q=0$, $\bar{Q}=1$ да $J=l$, $K=0$ сигналлар таъсирида триггер бирлик ҳолатига ўтади.




4.10-расм. Асинхрон JK-триггернинг схемаси

Триггернинг кириш йўлларида бир вақтнинг ўзида $J = 1$, $K = 1$ сигналлари пайдо бўлса, триггер қандай ҳолатда эканлигидан қатъий назар, у тескари ҳолатига ўтади. Масалан, $Q = 1$, $\bar{Q} = 0$ бўлсин. Бу ҳолда $J = 1$, $K = 1$ сигналлари пайдо бўлди ва, демак $\bar{Q} = 1$, $Q = 0$. Яъни, триггер нуллик ҳолатига ўтади. Шунга ўхшаш, кейинги $J = K = 1$ сигнал берилиши билан триггер тескари ҳолатига ўтади.

Синхросигнал билан бошқарилувчи синхрон JK-триггерни асинхрон триггер асосида синхросигнал бериладиган кириш йўлини қўшиш билан олиш мумкин (4.11-расм). Бу схеманинг ишлаш принципи синхрон триггернидан унчалик фарқ қилмайди. Фарқи шуки, синхрон триггерга ахборот фақат синхросигнал берилганда киритилади. 4.11-расмда 0 ва 1 символлар орқали триггернинг саноқ режимида ишлашидаги синхросигнал берилгунга қадар (қавссиз), таъсири вақтида (кичик қавс ичида), таъсири тугагандан сўнги (ўрта қавс ичида) кириш ва чиқиш йўллари сигналларининг қиймати акс эттирилган.

Синхрон JK-триггер 4.11, "б" расм дагидек шартли белгиланади.



4.11-расм. Синхрон JK-триггер схемаси (а) ва унинг шартли белгиланиши (б)

Назорат саволлари:

1. Триггернинг C кириш йўли нимани билдиради?
2. Асинхрон ва синхрон триггерларнинг бир биридан фарқи нимада?
3. JK-триггернинг RS-триггердан фарқи.
4. Икки погонали триггернинг афзаллиги нимада?

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.

5-маъруза. Базавий узеллар. Регистрлар

Режа:

1. Регистрларнинг туркумланиши.
2. Параллел регистр.
3. Силжитувчи (кетма-кет) регистр.

Таянч иборалар: регистр, параллел регистр, кетма-кет (силжитувчи) регистр, кетма-кет – параллел регистр, бир фазали регистр, парафаз регистр, реверсив силжитувчи регистр.

1. Регистр деб кўп хонали иккили код кўринишида ифодаланган ахборотни ёзиш, саклаш ва (ёки) силжитишга мўлжалланган тадрижий узелга айтилади ("регистр" сўзи инглизча *register* - қайдлаш сўзидан олинган). Таърифдан кўриниб турибдики, регистрларда хотирловчи элементлар бўлиши лозим, демак улар триггерларда қурилади. Ундан ташқари регистрларда триггерлар ишлашини бошқарувчи ёрдамчи комбинацион схемалар мавжуд.

Регистрларда қуйидаги амаллар бажарилади:

- сакланувчи ахборотни киритиш ва чиқариш;
 - ахборотни саклаш;
 - сакланувчи ахборотни ўнгга ва чапга белгилangan хоналар сонига силжитиш;
- кетма-кет сон кодини параллел кодга ўзгартериш ва аксинча.

Регистрлар сонларни ишлашни ташкил этувчи, улар устида турли ўзгартериш бажарувчи қурилмаларда хам ишлатилиши мумкин.

Регистрнинг асосий вазифаси – иккили саноқ тизимида ифодаланган кўп хонали сонларни саклаш.

Демак, n -хонали иккили сонни сақлаш учун регистрда " n ",³⁸
та триггер бўлиши лозим.

Ахборотни қабул қилиши усули бўйича куйидаги
регистрлар фарқланади:

- параллел регистрлар – ахборот фақат параллел
кўринишда ёзилади ва ўқилади;
- кетма-кет регистрлар (силжитувчи регистрлар) –
ахборот фақат кетма-кет кўринишда ёзилади ва ўқилади;
- кетма-кет – параллел регистрлар универсал
регистрлар ҳисобланади ва улар параллел кодни кетма-кет
кодга ўзгартира олади ва аксинча.

- *Силжитувчи регистрлар* бир томонлама ва икки
томонлама (реверсив) силжишни амалга ошириши мумкин.
Бир томонлама силжитувчи регистрлар ахборотни фақат
бир томонга (ўнгга ёки чапга) силжитса икки томонлама
силжитувчи регистрлар ахборотни ҳам ўнгга ҳам чапга
силжита олади. Бундай регистрлар учун силжиш йўналиши
режимини белгиловчи маҳсус кириш йўли кўзда тутилади.

2. Параллел регистрларда иккили сўзларни қабул
қилиш ва ўзгартириш барча хоналари бўйича бир вақтнинг
ўзида амалга оширилади. Шу сабабли турли хона
триггерлари бир-бирлари билан боғланмаган ва ҳар бир
триггер ўзининг мустакил кириш ва чиқиш йўлларига эга
(5.1-расм).

RS-триггерларнинг кириш йўлларига парафаз
сигналлар берилса регистрга иккили код ёзилади (5.1-расм
"a"). $x_i=1$ ($\bar{x}_i=0$)да сигнал *S* кириш йўлига таъсир этади ва
триггерни 1 холатига ўтказади. $x_i=0$ ($\bar{x}_i=1$)да мантикий 1
R кириш йўлига берилади ва триггер 0 холатига
ўрнатилади. Демак, регистр холати унинг кириш йўлига
бериладиган сигналлар орқали аникланади. Кириш йўли
коди регистрга *C* кириш йўлига синхросигнал берилиш

вактида ёзилади. Ушбу регистрга ёзишда кириш йўлининг фақат тўғри ёки фақат тескари коди ишлатилса ахборотни ёзиш иккита тактда амалга оширилади. Биринчи тактда регистр тозаланади, яъни регистр триггерлари 0 ҳолатига ўтказилади, иккинчи тактда эса регистрга янги ахборот ёзилади.

5.1-расм "б"да D -триггерларда курилган бир фазали кириш йўлига эга бўлган, бир тактли параллел регистр схемаси келтирилган. Бундай регистрда C – синхрон кириш йўлининг бирлик мантиқ сатҳида барча триггерлар D -кириш йўлларидағи сигналларга мос ҳолатларга ўрнатилади. Ахборотни ёзиш учун синхронлашнинг битга сигнални кифоя. Кўшимча \bar{R} кириш йўли барча триггерларни битта сигнал ёрдамида 0 ҳолатига ўрнатишга хизмат киласди.


5.1-расм "в"да тўрт хонали параллел регистрнинг шартли белгиланиши келтирилган. Параллел регистрларда, уларнинг функционал имкониятларини кенгайтирувчи кўшимча ёрдамчи комбинацион схемалар бўлиши мумкин.

3. Силжитувчи (кетма-кет) регистрларда триггерлар кетма-кет уланган, яъни олдинги триггернинг чиқиш йўли ахборотни кейинги триггернинг кириш йўлига узатади. D -триггерларда курилган энг содда бир фазали силжитувчи регистр схемаси 5.2-расм "а" да келтирилган.

Бошқариш барча триггерларга умумий бўлган синхронловчи сигналнинг фронти орқали амалга оширилади. Фараз қилайлик, регистр ҳолати куйидагича бўлсин: $Q_0=1$, $Q_1=0$, $Q_2=1$, $Q_3=1$. Регистр кириш йўлига нулик ахборот келса, синхросигнал йўқлигига регистрдаги ахборот ўзгаришсиз қолади.

Синхрон сигналнинг мусбат (олди) фронтida ҳар бир триггер D -кириш йўлидаги сигналга мос ҳолатга ўтади:

- биринчи тақт сигналы таъсирида: мантиқий "1" Q_0 дан Q_1 га; мантиқий "0" Q_1 дан Q_2 га; мантиқий "1" Q_2 дан Q_3 га ўтади;
- иккинчи тақт сигналы таъсирида: мантиқий "0" Q_0 дан Q_1 га; мантиқий "1" Q_1 дан Q_2 га; мантиқий "0" Q_2 дан Q_3 га ўтади;
- учинчи тақт сигналы таъсирида: мантиқий "0" Q_0 дан Q_1 га; мантиқий "0" Q_1 дан Q_2 га; мантиқий "1" Q_2 дан Q_3 га ўтади ва x.



5.1-расм. Парафаз параллел регистр схемаси (а), бир фазали параллел регистр схемаси (б), параллел регистрнинг шартли белгиланиши (в)


Силжитувчи регистр ишлашини 5.2-расм "e" ва 5.1-жадвал ёрдамида намойиш этиш мумкин. Уларда ўнг тарафга кетма-кет силжитиш амалга оширилганидаги регистр ҳолати келтирилган.

Чап тарафга силжитишни амалга ошириш учун силжитувчи регистрга ахборот узатилиш йўналишини ўзгартирувчи элементларни киритиш лозим. Бошқача айтганда, триггер чиқиши йўлини унинг чап тарафидаги хона кириш йўлига улаш орқали триггерлар ўртасидаги

богланишни ўзгартириш лозим. 5.3-расмда икки томонлама (реверсив) силжитувчи регистр схемаси келтирилган.

$S = 1$ да схема юкорисидаги И элементлар очилади, ахборот ўнг тарафга силжитилади.


$S = 0$ да схема пастидаги И элементлар очилади, ахборот чап тарафга силжитилади.



5.2-расм. Бир фазали силжитувчи регистр схемаси (а), шартли белгиланиши (б), ишлашининг вақт диаграммаси (в)

5.1 жадвал

Хона номери	Q_0	Q_1	Q_2	Q_3
1 такт	1	0	1	1
	→	→	→	→
	0	1	0	1
2 такт	0	1	0	1
	→	→	→	→
	0	0	1	0
3 такт	0	0	1	0
	→	→	→	→
	0	0	0	1



5.3-расм. Реверсив силжитувчи регистр схемаси

Силжитувчи регистрларда факат икки поғонали триггерлар ишлатиласы. Бу ҳар бир синхросигнал бүйича ахборотни қаттың бир хонага силжитишни кафолаттайтайды. Башқа триггерлар ишлатылса силжитиш жараёнини бошқарыб бўлмайди ва битта синхросигнал бўйича ахборот бир неча хонага силжиши мумкин.

Битта кириш йўли ва факат битта чиқиш йўли ишлатилувчи силжитувчи регистрға иккили сўз кетма-кет киритиласы ва кетма-кет чиқарилади. Бунда ракамли курилмалардаги шиналар хоналилиги камайсада, тезкорлик пасаяди.

Сонни киритиш ёки чиқариш учун n -хонали регистрда синхросигналлар сони триггерлар сонига тенг бўлиши лозим. 5.2-расмда ҳар бир триггер ўзининг чиқиш йўлига эга. n -хонали регистрға n -такт мобайнида кетма-кет ёзилган сонни барча хона триггерлари чиқиш йўлларидан бир вактда параллел шаклда олиш мумкин. Шу тариқа иккили кодни кетма-кет шаклдан параллел шаклга ўзгартириши амалга оширилади.

Силжитувчи регистрнинг ҳар бир триггери ёрдамчи комбинацион схема орқали ихтиёрий берилган ҳолатга ўрнатувчи кириш йўллари билан таъминланиши мумкин. Бу сонларнинг параллел шаклда қабул қилинишига имкон

беради. Қабул қилингандан иккили сонни *n*-та синхросигнал ёрдамида регистрнинг катта хонасининг чиқиши йўлидан кетма-кет шаклда олиш мумкин. Шу тариқа *параллел кодни кетма-кет кодга ўзгартириш* амалга оширилади.

Регистрлар юқорида қайд этилган асосий вазифаларидан ташқари бошқа вазифаларни ҳам бажараолади. Улар асосида берилган тант сонига кечикирувчилар, тўпловчи жамлагичлар, давомлилиги катта сигналларни шакллантиргичлар, псевдотасодиий кетма-кетлик генераторлари қурилади. Регистрлар арифметик-мантикий қурилмаларда турли мантикий амалларни бажарувчи узеллар сифатида ишлатилади.

Назорат саволлари:

1. Регистрга таъриф беринг.
2. Регистрда бажариладиган асосий амалларни санаб ўтинг.
3. Кетма-кет кодни параллел кодга ва параллел кодни кетма-кет кодга ўзгартириш қандай амалга оширилади?
4. Силжитувчи регистрларда қандай триггерлар ишлатилади ва нима учун?
5. Регистрлар қандай қурилмаларда ишлатилади?

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.

4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.
6. Ганиев С.К. Электрон ҳисоблаш машиналари ва системалари: Олий ўкув юрт.студ. учун дарслик.-Т.: Ўқитувчи, 1990.-2006.

6-маъзуза

Базавий узеллар. Счётикклар

Режа:

1. Счётикклар. Туркумланиши, вазифалари ва параметрлари.
2. Иккили счётик.
3. Ихтиёрий санаш модулли счётик.

Таянч иборалар: счётик, санаш модули, инкремент, декремент, частотани бўлиш, иккили счётик, ўнли счётик, жамловчи счётик, айирувчи счётик, реверсив счётик, асинхрон счётик, синхрон счётик.

1. Счётик деб кириш йўли сигналларини санашга ва улар сонини қайдлашга мўлжалланган тадрижий узелга айтилади. Сигналларни санаш ахборотни дискрет ишлаш курилмаларида кенг тарқалган амаллардан бири ҳисобланади.

Счётиккларнинг асосий вазифалари куйидагилар:

- кириш йўлига берилган сигналларни санаш;
- частотани бўлиш.

Счётикклар регистрларга ўхшаб бир бири билан боғланган бир хил триггерлар асосида курилади. Кўпинча T - ва JK -триггерлар ишлатилади, чунки T -триггерлар

санаш триггери деб аталса, JK-триггери $J = K = 1$ да саноқ триггери каби ишлайди.

Счётикларда комбинацион элементлар триггер ишлашини бошқаради. Счётикдаги триггерлар сони у санай оладиган сигналларнинг сони орқали аниқланади.

Счётикларда куйидаги мантикий амаллар бажарилади:

- счётикни нул ҳолатига ўтказиш (тозалаш);
- кириш йўли ахборотини параллел шаклда ёзиш;
- ёзилган ахборотни сақлаш;
- сақланаётган ахборотни параллел шаклда узатиш;
- инкремент – сақланаётган сонни биттага орттириш;
- декремент – сақланаётган сонни биттага камайтириш.

Счётикларнинг асосий параметри санаш модули M хисобланади. Счётикнинг санаш модули деганда сигналларнинг шундай максимал сонига айтиладики, ундан сўнг счётик нул ҳолатига ўтади (тозаланади).

Модул қиймати бўйича иккили ва иккили бўлмаган счётиклар фарқланади. Иккили счётикларда санаш модули иккенинг даражасига каррали сон орқали аниқланади, яъни $M = 2^n$. Иккили бўлмаган, ихтёрий санаш модулли счётикларда санаш модули иккенинг даражасига каррали сон бўлмайди, яъни $M \neq 2^n$.

Санаш йўналиши бўйича куйидаги счётиклар фарқланади:

- жамловчи счётиклар (тўғри сановчи), бу счётикларда счётик ҳолати кўпаяди (инкремент);
- айирувчи счётиклар (тескари сановчи), бу счётикларда счётик ҳолати камаяди (декремент);

- реверсив счётчиклар, бу счётчиклар бошқариш сигналы бўйича жамловчи ёки айиравчи счётчик каби ишлайди.

Санаси амалини ташкил этиши бўйича асинхрон ва синхрон счётчиклар фарқланади. Асинхрон счётчикларда ҳар бир кейинги триггер олдинги триггер схемасида шаклланган сигнал орқали бошқарилади. Синхрон счётчикларда эса саноқ сигналлари барча триггерларнинг синхрон кириш йўлига баравар берилади.


Хоналараро боғланишини қуриши усулига биноан кетма-кет, параллел ва гурухли кўчиришли счётчиклар фарқлаңади.

2. Иккили асинхрон счётчик ишлашини икки поғонали саноқ триггерларда қурилган тўрт хонали счётчик мисолида кўрайлик (6.1-расм). Бу счётчик иккита саноқ кириш йўлига (C_1 , C_2) ва иккита нулга ўрнатиш кириш йўлига [$R0(1)$, $R0(2)$] эга. Триггерлар кириш йўли сигналининг орка фронти бўйича (1дан 0га ўтганида) ишлайди. Тўртта кетма-кет уланган триггерлар модули $2^4=16$ га teng счётчикни ташкил этади.

6.2-расмдаги вақт диаграммасида счётчик кириш йўлига сигналларнинг даврий кетма-кетлиги берилганида ҳар бир триггернинг ҳолати кўрсатилган. 6.1-жадвалда эса кириш йўлига берилган сигналлар сонига мос триггерлар ҳолати келтирилган. Счётчик кириш йўлига берилган ҳар бир янги сигнал счётчик ҳолатини биттага орттиради, яъни инкремент амали бажарилади.


Саноқ триггери кириш йўли сигнални частотасини иккига бўлишилиги сабабли, тўртта кетма-кет уланган триггерлар занжири частотани 16 га бўлади. Ҳар бир ўн олтинчى сигнал келиши билан счётчик нул ҳолатига ўтади

ва санаш цикли қайтадан бошланади. 6.1-расмдаги счётчик жамловчи счётчик ҳисобланади.



6.1-расм. Түрт хонали асинхрон счетчик схемаси

Агар счётчикдаги триггерлар сигналнинг олди фронти бўйича (Одан 1га ўтганида) ишласа счётчик айирувчи счётчикка айланади, яъни у декrement амалини бажаради. Бундай счётчикнинг вақт диаграммаси 6.3-расмда келтирилган.



6.2-расм. Түрт хонали асинхрон жамловчи счётчик ишлашининг вақт диаграммаси


Тўғри ва тескари санашнинг турли варианatlаридан фойдаланиб реверсив счётчикни қуриш мумкин. 6.4-расмда реверсив счётчикнинг бир варианти келтирилган. V кириш

йўлига мантикий нул берилса ($V=0$) счётик жамловчи счётчик каби ишласа, мантикий бир берилса ($V=1$) счётик айирувчи счётик каби ишлайди. Юкорида кўрилган счётикларда ҳар бир триггер ўз ҳолатини ундан олдинги триггер ўзгартирганидан сўнг ўзгартиради. Шу сабабли бу счётиклар кетма-кет кўчиришли счётик деб юритилади. Бу счётик схемалари содда бўлсада, тезкорлиги пасть.


6.1-жадвал

Берилган сигналлар сони	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
Кириш иуналари	Q1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	
	Q2	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	
	Q3	0	0	0	0	1	1	1	0	0	0	0	1	1	1	1	0	
	Q4	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	0	

Якуний коднинг ўрнатилиш вақти счётикнинг турли ҳолатида турлича бўлади. Масалан, счётикда $0_{10}=0000$, $4_{10}=0100$ ва х. ёзилган бўлса кириш йўли сигнали таъсирида битта триггер ўз ҳолатини ўзгартираса, $15_{10}=1111$ ёки $7_{10}=0111$ ҳолатидан кейинги ҳолатга ўтишда барча тўртта триггер ўз ҳолатини ўзгартиради.




6.3-расм. Тўрт хонали асинхрон айирувчи счётик ишлшининг вакт диаграммаси



6.4-расм. Асинхрон реверсив счётикнинг схемаси


Якуний кодни ўрнатиш вақтини камайтириш учун счётикнинг барча триггерларини бир вактда ўз холатларини тескарисига ўзгаришини таъминлаш лозим. Яъни асинхрон счётиклардан воз кечиб, синхрон счётиклардан фойдаланиш лозим. 6.5-расмда келтирилган счётикда синхросигнал С берилиши билан барча триггерлар ўз холатини бир вактда ўзгартиради. Бундай счётиклар параллел кўчиришли счётиклар деб юритилади ва юқори тезкорликка эга.



6.5-расм. Тўрт хонали синхрон счётик схемаси

Аммо, хоналар сони ошиши билан параллел счётикларни қуриш қийинлашади, чунки И элементи кириш йўлларининг сони ошади. Бу эса ўз навбатида триггерлар чиқиш йўлида юкламанинг ошишига олиб келади. Шу сабабли, хоналар сонининг кўплигида комбинацияланган – кетма-кет – параллел кўчиришли

тузилмалардан фойдаланилади. Бунда бир неча триггерлар гурухларга бирлаштирилиб, гурух ичида параллел кўчириш ташкил этилса, гурухлар орасида кетма-кет кўчириш амалга оширилади (6.6-расм). Гурухдан кўчириш сигнали ушбу гурух барча триггерларининг бирлик ҳолатида рўй беради.



6.6-расм. Гурухли кўчиришли счётчик схемаси

3. Ихтиёрий санаш модулли счётчикни қуриш учун $\log_2 M$ сони энг яқин бутун сонгача яхлитланади

$$n \geq \log_2 M, \quad n - \text{бутун сон}$$

Натижада триггерларнинг керакли сонини оламиз. Ихтиёрий санаш модулли счётчик учун асос сифатида 2^n ҳолатга эга бўлган иккили счётчик хизмат қиласиди. Демак, ихтиёрий санаш модулли счётчикда ишлатилмайдиган ортиқча ҳолатлар куйдагича аникланади;

$$L = 2^n - M$$


Ихтиёрий санаш модулли счётчикларни қуришда ишлатиладиган асосий усуllар:

- ортиқча ҳолатларни чиқариб ташлаш усули;
- бошқарилувчи нулга ўрнатиш усули.

Биринчи усул рақамли курилмаларни синтезлаш алгоритмiga асосланган ва тўпи катта курилмаларни қуришда ишлатилади. Акс холда бу усулни ишлатиш мақсадга мувофиқ ҳисобланмайди.

Амалиётда кўпинча бошқарилувчи нулга ўрнатиш усулидан фойдаланилади. Усул гоясига биноан счётикчикиш йўлида исталган саноқ модули M мос келувчи коднинг пайдо бўлиши биланоқ счётик триггерлари нул ҳолатига ўтказилади.

6.7-расмда санаш модули $M = 10$, яъни ўнли счётикнинг схемаси келтирилган. Тўрт ҳонали иккили счётик қўшимча тўрт кириш йўлли 4И-НЕ элементига эга ва бу элемент кириш йўлларига $Q_4 \overline{Q}_3 Q_2 \overline{Q}_1$ триггер чикиш йўлларидан сигнал берилади. Синхрон кириш йўли C га ўнинчи сигнал берилиши биланоқ счётик триггерлари 1010 ҳолатига ўтади, яъни $Q_4 \overline{Q}_3 Q_2 \overline{Q}_1 = 1111$.




6.7-расм. Ўнли счётикнинг схемаси

4И-НЕ элементи сигнал тарқалишининг кичикиши вақтидан сўнг ўз чикиш йўлида нулга ўрнатиш сигналини шакллантиради ва бу сигнал счётик триггерларини нул ҳолатига ўтказади. Сўнгра санашнинг кейинги цикли бошланади. Ушбу ўнли счётик ишлашининг вақт диаграммаси 6.8-расмда келтирилган.


Шу тариқа санаш модулининг ихтиёрий бошқа кийматларига мос счётикларни қуриш мумкин. Масалан, санаш модули 5 га teng бўлган счётикни қуриш учун 3 та триггер керак бўлади. 6.9-расмда санаш модули 5 га teng

бўлган счётик мисоли келтирилган. ЗИ-НЕ элемент кириш йўлига $5_{10}=10_{12}$ га мос ҳолда $Q_3\bar{Q}_2Q_1$ сигналлари берилади.



6.8-расм. Ўнли счётик ишлашининг вакт диаграммаси

Сўнгра синхрон кириш йўлига бешинчи сигнал берилиши билан ЗИ-НЕ элемент чиқиш йўлида счётик триггерларидага нул ҳолатни ўрнатувчи сигнал шаклланади.



6.9-расм. Санаш модули $M=5$ бўлган счётик схемаси

Назорат саволлари

1. Счётик таърифи ва асосий вазифалари.
2. Счётик қандай мантикий амалларни бажаради?
3. Счётикларнинг туркумланиши.

4. Счётчикнинг "санаш модули" деганда нима тушунилади?
5. Кетма-кет, параллел ва кетма-кет – параллел (гурухли) кўчиришли счётиклар.
6. Ихтиёрий санаш модулли счётикларни қуриш усуллари.
7. Ихтиёрий санаш модулли счётикларни қуришга мисол келтириңг.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.
6. Фаниев С.К. Электрон ҳисоблаш машиналари ва системалари: Олий ўкув юрт.студ. учун дарслик.-Т.: Ўқитувчи, 1990.-2006.

7-маъруза Базавий узеллар. Жамлагич

Режа:

1. Жамлагич. Таърифи ва туркумланиши.
2. Бир хонали комбинацион жамлагич.
3. Бир хонали тўпловчи жамлагич.
4. Иккили-ўнли комбинацион жамлагич.

5. Кўп хонали жамлагичлар.

Таянч иборалар: жамлагич, яримжамлагич, комбинацион жамлагич, тўпловчи жамлагич, комбинацион тўпловчи жамлагич, иккининг модули бўйича жамлаш, иккили-ўнли жамлагич, кетма-кет жамлагич, параллел жамлагич, асинхрон жамлагич, синхрон жамлагич.

1. Икки сон хоналарини жамлаш амалини бажарувчи узел жамлагич деб аталади. У, одатда, бир хонали жамловчи схемалар мажмуидан иборат бўлади. Кўшилувчиларнинг қандай саноқ системасида берилишидан қатъий назар, кўшиш амали бажарилганида ҳар бир хонада учта рақам: биринчи кўшилувчининг рақами, иккинчи кўшилувчининг рақами ва олдинги (кичик) хонадан кўчириш қиймати рақами кўшилади. Натижада ҳар бир хона учун шу хона йифиндиси рақами ва кейинги (катта) хонага кўчириш қиймати рақами ҳосил қилинади.

Жамлагичларни куйидагича туркумлаш мумкин:

- бир хонали сонларни жамлаш усули бўйича комбинацион ва тўпловчи жамлагич.
- бир хонали сонларни жамлаш схемасидаги кириш йўллари сони бўйича: икки кириш йўлли бир хонали (ярим жамлагич) ва уч кириш йўлли бир хонали жамлагич.

Кўп хонали сонларни жамлаш усули бўйича:

- кетма-кет, параллел жамлагич;
- саноқ системасининг асоси ва қабул қилинган кодлаш усули бўйича иккили, учли, ўнли ва иккили-ўнли жамлагич;
- кўчириш занжирини ташкил килиш усули бўйича кетма-кет, бошдан-оёқ, бир вақтда, гурухли,

шартли кўчиришли ва кўчириш қиймати сигналини хотирада сакловчи жамлагич.

2. Комбинацион жамлагич - кириш йўлларига кўшилувчиларнинг кодлари бир вақтда берилиши билан чиқиш йўлларида йигинди ва кейинги (катта) хонага кўчириш қиймати сигналини ҳосил қилувчи мантикий қурилмадир. Кўшилувчиларнинг сигналларидан бири олиб ташланиши билан комбинацион жамлагичнинг чиқиш йўлидаги йигинди қиймати йўқолади.

Юқорида айтиб ўтилганидек, жамлагич бир хонали жамловчи схемалар мажмуи бўлгани учун, аввал бир хонали комбинацион жамлагичларни кўриб чиқамиз.

Бир хонали комбинацион жамлагич иккили қўшишнинг ҳақиқийлик жадвалига (7.1-жадвал) биноан ишлайди.

7.1-жадвал

a_i	b_i	p_i	c_i	p_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


Бу жадвалда a_i , b_i - берилган хонадаги кўшилувчилар рақами, p_i - олдинги (кичик) хонадан кўчириладиган қийматнинг рақами, c_i - йигинди рақами, p_{i+1} кейинги (катта) хонага кўчириладиган қийматнинг рақами. c_i ва p_{i+1} учун аналитик ифодалар кўйидаги кўринишда бўлади:

$$c_i = a_i \cdot \bar{b}_i \cdot \bar{p}_i \vee \bar{a}_i \cdot b_i \cdot \bar{p}_i \vee \bar{a}_i \cdot \bar{b}_i \cdot p_i \vee a_i \cdot b_i \cdot p_i ; \\ p_{i+1} = a_i \cdot b_i \cdot \bar{p}_i \vee a_i \cdot \bar{b}_i \cdot p_i \vee \bar{a}_i \cdot b_i \cdot p_i \vee a_i \cdot b_i \cdot p_i . \quad (7.1)$$

Бу ифода бўйича жамлагич схемасини И, ИЛИ, НЕ элементларидан фойдаланиб куриш мумкин (7.1-расм). Схеманинг кириш йулларида a_i , b_i , p_i сигналлари билан бир қаторда уларнинг инверсиялари \bar{a}_i , \bar{b}_i , \bar{p}_i ишлатилади. Агар қўшилувчилар рақамлари (a_i , ва b_i) регистрлардан олинса, уларнинг инверсияларини олиш қийин эмас. Лекин чиқиш йўлидаги кўчиш киймати сигнали кейинги хона учун p_i сифатида ишлатилиши сабабли унинг инверс чиқиш йўли ҳам бўлиши шарт. Бунинг учун схемада НЕ элементидан фойдаланилади.

Агар 7.1-расмда кўрсатилган жамлагич схемасида ИЛИ ва И элементлар диодларда қурилса, схемада 32 диод (ИЛИ ва И элементларининг ҳар бир кириш йўлига биттадан) ва битта инвертор ишлатилган бўлар эди.

Мантикий схемаларни синтезлашнинг формал усулларидан фойдаланиб, c_i ва p_{i+1} функцияларни минималлаштириш ва шу тариқа кам элемент талаб қилувчи ёки бошка бирор афзалликларга эга бўлган жамлагич схемаларини тузиш мумкин.




7.1-расм. Бир хонали комбинацион жамлагич схемаси (1-вариант)

Лекин бир хонали жамлагичларнинг кам элементли ва қулай кириш йўлларига эга бўлган энг яхши схемалари


тажриба йўли билан олинган. Бундай схемалардан бири 7.2-расмда келтирилган. Бу схемада ҳаммаси бўлиб 19 диод ва битта инвертор ишлатилади. Ундан ташқари, бирорта мантиқий схеманинг чиқиши йўли бошқа иккита элементнинг кириш йўлига уланмаган ва схеманинг кириш йўлларида эркин ўзгарувчининг инверс қийматлари ишлатилмайди.

Агар битта элементнинг чиқиши йўли иккита элементнинг кириш йўлларига уланиши мумкин бўлса, жамлагич схемасидаги элементлар сонини янада камайтириш мумкин. Ҳаммаси бўлиб 16 та диод ва битта инвертор ишлатиладиган бир хонали жамлагичнинг схемаси 7.3-расмда келтирилган.

Бу схемада ҳам, олдинги схемадагидек, элемент кириш йўлларида эркин ўзгарувчининг инверс қийматлари ишлатилмайди.




7.2-расм. Бир хонали комбинацион жамлагич схемаси (2-вариант)



7.3-расм. Бир хонали комбинацион жамлагич схемаси (3-вариант)

Иккита мутлақо бир хил бүлаклардан яримжамлагичлардан ва қүшимча битта ИЛИ элементидан ташкил топган жамлагич схемаси 7.4-расмда берилган.



7.4-расм. Иккита яримжамлагичлардан ташкил топган бир хонали комбинацион жамлагич схемаси

Чизмада пунктир билан ўралган бу икки бўлаклардан бири (пастдагиси) қўшилувчиларнинг иккита рақамини бу хонага олдинги хонадан бериладиган кўчириш қийматисиз жамлайди. Бунда оралиқ кўчириш қиймати сигнали p_i' ва натижанинг оралиқ рақами c_i' ҳосил қилинади, яъни, $p_i = a_i b_i$; $c_i = (a_i + b_i) \bar{p}_i$. Схеманинг иккинчи бўлагида (юкоридагисида) эса натижанинг оралиқ рақами c_i' билан бу хонага олдинги хонадан бериладиган кўчириш сигнали қиймати p_i жамланади.

Агар биринчи ярим жамлагичда кейинги хонага кўчириш қиймати сигнали пайдо бўлмаса ($p_i = 0$) бу сигнал иккинчи ярим жамлагичда қўшилувчиларнинг бирортаси (a_i ёки b_i) нинг ва олдинги хонадан бериладиган кўчириш қийматининг сигнали 1га teng ($p_i' = 1$) бўлгандагина пайдо бўлиши мумкин. Агар биринчи ярим жамлагичда кейинги хонага кўчириш қийматининг сигнали пайдо бўлса ($p_i' = 1$), унда $c_i' = 0$ бўлади ва иккинчи ярим жамлагичда кейинги хонага кўчириш қиймати сигнали пайдо бўла олмайди.

Тугал кўчириш қийматининг сигнали p_{i+1} кейинги хонага қуйидаги қоида бўйича узатилади;


$$p_{i+1} = p_i' + p_i''$$

Иккита ярим жамлагичлардан ташкил топган жамлагич схемаси олдинги схемаларга қараганда тежамлидир. Унда иккита инвертор ва 14 диод ишлатилади. Ярим жамлагичларнинг ишлатилиши жамлагичларни интеграл схемаларда куришни енгиллаштиради.


7.5-расмда диод-резистор матрицаси асосида курилган бир хонали комбинацион жамлагичнинг схемаси берилган. Матрицада қўшилувчилар қийматларининг ҳар хил комбинацияларидаги мумкин бўлган барча йифинди қийматлари жадвали ёзилган. Бу жамлагични интеграл схемаларда куриш қулай, чунки у бир-бирига оддий

уланган икки хил компонент (диод ва резистор)дан ва учта инвертордан иборат.

Икки кириш йўлли бир хонали жамлагични (ярим жамлагични) ва уч кириш йўлли бир хонали жамлагични шартли белгилаш мос ҳолда 7.6-расм, "а" ва "б" да келтирилган.



7.5- расм. Диод-резистор матрицаси асосида курилган бир хонали комбинацион жамлагич схемаси



7.6-расм. Бир хонали комбинацион жамлагичларнинг шартли белгиланиши


3. Тўпловчи жамлагич хотирлаш элементлари (одатда триггерлар) асосида курилади. Кириш йўлига кетма-кет берилган кўшилув-чиларнинг кодлари жамла-гичда йифинди кўринишида тўпланади ва сигналлар

берилиши тўхта-тилса ҳам унда сақланади.

Бир хонали тўпловчи жамлагич *mod2* бўйича кўшиш амалини бажарувчи саноқ кириш йўлли триггер асосида курилади (7.7-расм). a_i , b_i , p_i сигналлари кетма-кет берилганлиги сабабли йифинди c_i сигнални қўйидаги кетма-

кетлика: аввал $p_i = \bar{a}_i b_i \vee a_i \bar{b}_i$ сигнали, кейин $c_i = q_i p_i \vee q_i \bar{p}_i$ сигналы шаклланади. Күчириш қиймати сигналы p_{i+1} икки таркибий қисмдан ташкил топади. Биринчиси (p_1) a_i ва b_i ракамларнинг бирга тенглигидага шаклланади:

$$p_1 = (\bar{a}_i b_i \vee a_i \bar{b}_i) b_i = (\bar{a}_i b_i)(a_i \bar{b}_i) b_i = (a_i \vee \bar{b}_i)(\bar{a}_i \vee b_i) b_i = a_i b_i b_i = a_i b_i$$



7.7- расм. Бир хонали тўпловчи жамлагич схемаси

Иккинчи ташкил этувчиси (p_2) q_i йифиндининг ва p_i күчириш қийматининг бирга тенглигидага шаклланади:

$$p_2 = q_i p_i = \bar{a}_i b_i p_i \vee a_i \bar{b}_i p_i$$

Шундай қилиб,


$$p_{i+1} = q_i b_i \vee \bar{a}_i b_i p_i \vee a_i \bar{b}_i p_i = a_i b_i p_i \vee a_i b_i \bar{p}_i \vee \bar{a}_i b_i p_i \vee a_i \bar{b}_i p_i,$$

яъни, күчириш қиймати сигнални учун илгари маълум бўлган ифодани ҳосил қилдик (7.1 ифодага қаранг).

Тўпловчи жамлагичларда қўшиш амалини бажаришда қўшилувчиларнинг бири олдиндан жамлагичга қўшимча 0 ва 1 га ўрнатиш кириш йўллари орқали киритилган бўлади. Шу сабабли қўшиш амалини бажариш вақти икки тақтдан иборат бўлади.

Комбинацион ва тўпловчи жамлагичларнинг афзалликлари комбинацион-тўпловчи жамлагичларда мужассамлашади. Бундай жамлагичда (7.8-расм) күчириш

қиймати комбинацион схемада, тугал йиғинди эса саноқ кириш йўлига b_i ва p_i сигналларнинг mod 2 бўйича жамлаш натижаси бериладиган триггерда шаклланади (a рақамининг сигнали триггерга олдиндан киритилганд). Бу схемада қўшиш амали битта тект давомида бажарилади.



7.8-расм. Бир ҳонали комбинацион-тўпловчи жамлагич схемаси

4. Маълумки, инженерлик масалаларини ечишга мўлжалланган қўпгина ҳисоблаш машиналарида ўнли саноқ системасида ҳисоблаш билан иш кўрилади. Бу машиналарда дастурлаш, оралиқ ва тугал натижаларни индикациялаш бирмунча осонлашади. Ундан ташқари, сонларни бир саноқ системасидан иккинчи саноқ системасига ўзгартирувчи курилмаларга эҳтиёж қолмайди.

Иккили-ўнли комбинацион жамлагични куриш масаласини худди иккили жамлагични куришдек ҳал этиш мумкин. Лекин иккили жамлагичда икки қийматли учта ўзгарувчининг иккита функциясини амалга ошириш талаб қилинган эди, ўнли жамлагичда эса икки қийматли тўқиз ўзгарувчининг (ҳар бир ўнли рақам учун икки қийматли тўртта ўзгарувчи ва кичик хонадан кўчириш қийматининг ўзгарувчиси) бешта функциясини амалга ошириш талаб қилинади. Чиқиш йўли функциялари $2^9 = 512$ дан фақат 200 тасида аниқланади. Функцияниң бундай катта сонли ноаниклиги жамлагичнинг оптимал схемасини қуришни қийинлаштиради.

Шунинг учун 8421 салмоғидаги коддан фойдаланиб, тетрадалар ёрдамида ўнли сонларни табиий позицион ифодалаш мүмкінligини ҳисобга олган холда, ўнли рақамларни қўшиш масаласини куйидагича икки босқичда ҳал этиш мумкин.

Биринчи босқичда ўнли рақамларнинг иккили кодлари иккили саноқ системаси қоидаларига асосан жамланади.

Иккинчи босқичда натижага тузатишлар киритилади.

Бунда учта ҳол рўй бериши мумкин:

• биринчи босқич натижаси 10дан кичик. Натижа тўртта иккили хоналар орқали ифодаланиб, катта ўнли хонага кўчириш қийматининг сигнали шаклланмайди. Натижага тузатиш киритиш талаб қилинмайди.

• биринчи босқич натижаси 10 дан 15 гача оралиқда.

Масалан,

$$\begin{array}{r} 5 + 6 = 11 \\ \hline 0101 \\ + \\ 0110 \\ \hline 1011 \end{array}$$

Натижа ўнли саноқ системаси асосидан катта, демак, йигиндини тўғри ўқиши учун олинган кодга тузатиш киритиш лозим, яъни кўчириш қиймати бўлгандан кейин қўшни катта тетрадага ёзиб, асосий тетрададан ўнни айриши керак.


3. Биринчи босқич натижаси 16 дан 19 гача оралиқда.
Масалан,

$$\begin{array}{r} 9 + 8 = 17 \\ \hline 1001 \\ + \\ 1000 \\ \hline 10011 \end{array}$$

Бу ҳолда күчириш қиймати бўлган бирни қўшни катта тетрадага ёзиш лозим. Лекин бунда асосий терададаги сон 10 га камайиш ўрнига бирданига 16 га камаяди. Демак, натижани тузатиш учун унга 6 ни қўшиш керак.

Шуни айтиш лозимки, иккинчи ҳолда тузатиш учинчи ҳолдагидек, амалга оширилиши мумкин, чунки 10-сонини айришини унинг қўшимча кодйни, яъни 6 ни қўшиш билан алмаштириш мумкин. 7.9-расмда 8421 салмоқли код учун ўнли жамлагич схемаси көлтирилган.

Бу ерда жамлагичларнинг чағ қатордагилари қўшишниң биринчи босқичини әмалга оширади. Энг катта хонанинг чиқиш йўлида күчириш қиймати сигналининг пайдо бўлиши биринчи босқич натижасининг 16 га teng ёки ундан катталигини билдиради. Ундан ташқари, йиғинди 10 га teng ёки 10 дан катта бўлганда ҳам, яъни 1010, 1011, 1100, 1101, 1110, 1111 кодлари олинганда ҳам, катта хонанинг чиқиш йўлида күчириш қийматининг сигнали бўлиши керак. Бу кодларни аниқлаш вазифасини схемадаги конъюнкторлар бажаради. Жамлагичларнинг ўнг қаторидагилари эса тузатишлар киритиш учун хизмат қиласи.



7.9-расм. Иккили-ўнли комбинацион жамлагич схемаси


5. Кўп хонали сонларни жамлаш усули бўйича жамлагичлар кетма-кет ва параллел жамлагичларга бўлинади.

Кўп хонали кетма-кет жамлагич қўшилувчиларнинг кетма-кет кодини улар йигиндисининг кетма-кет кодига айлантиради. Иккита кўп хонали сонларни қўшиш кичик хонадан бошланиб кетма-кет хоналар бўйича бажарилади. Қўшиш тақтларининг сони қўшилувчилар хоналарининг сонига тенг бўлади. Ҳар бир i -тактда p_i ўзгарувчи сифатида олдинги тактда олинган кўчириш қиймати p_{i+1} ишлатилади. Кўчириш қийматларини ҳосил қилиш ва ишлатиш усуллари бўйича кўп хонали кетма-кет жамлагичлар икки турга - кўчириш қийматларини кечикирувчи ва хотирлаш жамлагичларига бўлинади.

Кўчириш қийматларини кечикирувчи жамлагичларда p_{i+1} сигнал жамлагичнинг рі кириш йўлига кечикириш вақти τ_k бўлган занжир орқали берилади. Кечикириш вақти τ_k қуидаги муносабатдан аниқланади:

$$\tau_k = T - \tau_{xc}$$

бу ерда T - қўшилувчилар кодларининг тақрорланиш даври (бир тақтнинг давомлилиги), τ_{xc} - бир хонали жамлагич ҳосил қилган кечикириш вақти.



7.10-расм. Кетма-кет жамлагич схемалари

7.10-расм, "а" да кечиктириш вақти маҳсус элемент ёрдамида амалга оширилган кўп хонали кетма-кет жамлагич схемаси берилган.

7.10-расм, "б" да кўчириш қийматларини хотирловчи кўп хонали кетма-кет жамлагичнинг схемаси берилган. Бу схемада хотирлаш вазифасини маҳсус триггер элементи бажаради.

Кўшилувчиларнинг тўғри (a_i , b_i) ва тескари (\bar{a}_i , \bar{b}_i) кодлари бир хонали комбинацион жамлагичнинг кириш йўлларига ҳамда I_1 ва I_2 , мантикий схемалар орқали триггернинг алоҳида кириш йўлларига берилади.

I_2 схеманинг чиқиш йўлида $\bar{a}_i \bar{b}_i = 1$ сигнал бўлса, триггер "0" ҳолатига ўтади. Агар I_1 схеманинг чиқиш йўлида $a_i b_i = 1$ сигнал бўлса, триггер "1" ҳолатига ўтади. I_1 ва I_2 схемаларнинг кириш йўлларига тактловчи сигнал V_τ берилади. Триггернинг чиқиш йўлларидан кўчириш қийматлари сигналлари p_i ва \bar{p}_i олинади ҳамда бир хонали комбинацион жамлагичнинг мос кириш йўлларига берилади, яъни кўп хонали иккили сонларни қўшиш жараёнида ($i - 1$)-кичик хонадан i -катта хонага кўчиш қиймати сигналини узатиш амалга оширилади.

Иккита n хонали сонни қўшиш учун талаб қилинадиган вақт қўйидагига тенг:

$$t_c = nT,$$

бу ерда T - тактловчи сигналлар берилиши даври.


Кўп хонали кетма-кет жамлагичларнинг асосий фазилати ускуна сонининг камлигидир. Камчилиги сифатида тезкорлигининг пастлигини кўрсатиш мумкин.

Параллел жамлагичлар сони қўшилувчилар хоналарининг сонига тенг бўлган бир хонали жамлагичлар асосида қурилиб, унда қўшилувчилар кодининг барча хоналари бир вақтда ишланади. Ишлатиладиган бир

хонали жамлагичларнинг хилига қараб комбинацион ва тўпловчи параллел жамлагичлар фаркланади.

Жамлагичларда айриш амали манфий сонларни кўшимча ёки тескари кодда ифодалаб, кейин қўшиш йўли билан бажарилади. Сонлар тескари кодда ифодаланганда айришнинг мусбат натижасига ҳамда манфий сонларни қўшиш натижасига тузатиш киритиш зарур.

Тузатиш энг катта хона чиқиш йўлидан энг кичик хона кириш йўлига тескари боғланишни - циклик узатиш занжирини - ташкил килиш орқали бажарилади.




7.11-расм. Параллел комбинацион жамлагич схемаси

лагичлар орқали кетма-кет тарқалади. Агар бирлардан иборат бўлган сон билан фақат биринчи хонаси бирга тенг

7.11-расмда уч кириш йўлли n та бир хонали комбинацион жамлагичлардан тузилган параллел жамлагичнинг схемаси берилган. Кириш йўлларига кўшилувчиларнинг мос хоналари (a_i ва b_i), олдинги (кичик) хонадан кўчириш киймати сигнали (p_i) берилади. Ҳар қайси бир хонали жамлагич чиқиш йўлларида хона йигиндиси рақами кодининг сигнали ҳамда кейинги (катта) хона га кўчириш қийматининг сигнали шаклланади. Схемадан кўриниб турибдики, бирор хонада пайдо бўлган кўчириш қийматининг сигнали юкори хоналарга жам-

лагичлар орқали кетма-кет тарқалади. Агар бирлардан иборат бўлган сон билан фақат биринчи хонаси бирга тенг

бўлган сон қўшилса, биринчи хонада пайдо бўлган кўчириш қиймати сигналининг тарқалиш занжири барча жамлагичларни ўз ичига олади.



7.12-расм. Кетма-кет кўчиришли параллел тўпловчи жамлагич

сонлар жамлагич хона-ларининг бўйича кетма-кет берилади.


Жамлагичнинг i -хонасидаги триггер "1" холатдан "0" холатига ўтса, p_i+1 кўчириш қиймати сигнали шаклланади ва бу сигнал қўшини, катта хона триггерининг саноқ кириш йўлига берилади. Жамла-гичнинг ишончли

Хар қайси бир хонали жамлагичларда кўчириш қийматининг сигнали кириши сигналлари (a_i , b_i , p_i) берилиши пайтига нисбатан t_p вактга кечикиш билан шакллангани сабабли, иккита п хонали сонни бу жамлагичда қўшиш учун талаб қилинадиган вакт nt_p атрофида бўлади.

Бу жамлагич комбинацион жамлагич бўлсада, c_i чиқиши йўлларини сақлаш регистри билан узатиш занжири ёрдамида бирлаштиrsак, сақлаш хусусиятига эга бўлган тўпловчи жамлагичга эга бўламиз.

7.12-расмда n та бир хонали тўпловчи жамлагичлардан тузилган параллел жамлагичнинг схемаси келтирилган. Кўшилувчи

стопо новик жиркя тис тайф



7.13-расм. Бошдан-оёк кўчиришили параллел тўпловчи жамлагич схемаси

ишлашини таъминлаш максадида триг-герлар орасидаги занжир-ларга кўчириш киймати сигналини кечиктирувчи элементлар ($\mathcal{E}_1, \mathcal{E}_2, \mathcal{E}_3, \dots$) эланган. Кечиктириш вақти кўчириш кийматининг сигнални кейинги триггернинг кириш йўлига бу триггердаги ўтиш жараёни тамом бўлгандагина бериладиган қилиб танланади. Агар \mathcal{E}_i элементнинг кечиктириш вақти жамлаш такти (T) га, яъни биринчи ва иккинчи

кўшилувчиларнинг берилиш пайтлари оралиғидаги вақти-га тенг бўлса, икки n хонали сонларни жамлаш вақти асосан кўчириш киймати сигналининг кичик хона

триггеридан катта хона триггергача тарқалиш вақти билан аниқланади. Барча хоналари бирга тенг бўлган сон билан факат энг кичик хонаси бирга тенг бўлган сонни қўшиш керак, дейлик. Бу ҳолда кўчириш киймати сигнали триггерлар ва кечиктириш элементлари орқали энг кичик хонадан энг катта n -хонага тарқалади.

Демак, күрилаётган жамлагичда хонадан хонага күчириш занжири кетма-кетдир, яъни ҳар бир кейинги хонадаги күчириш қийматининг сигнали фақат олдинги хоналарда күчириш қийматларининг сигналлари шаклланишидан кейингина шаклланади. Бу жамлагичларда икки n хонали сонларни қўшиш вақти тахминан $(n+1) T$ га тенг бўлади.

Тўпловчи жамлагичларда қўшиш жараёнини тезлатишни бошдан-оёқ күчириш занжирини киритиш билан амалга ошириш мумкин.

7.13-расмда бир хонали тўпловча жамлагичлар асосида курилган бошдан-оёқ күчирищли кўп хонали жамлагичнинг схемаси келтирилган.

Биринчи қўшилувчи коди $(a_1, a_2, a_3, \dots, a_n)$ берилиши билан ундаги "1" сигналлар мос хоналардаги триггерларни бир ҳолатига ўтказади. Иккинчи қўшилувчи коди $(b_1, b_2, b_3, \dots, b_n)$ берилиши билан ундаги "1" сигналлар олдин бир ҳолатида бўлган хоналардаги триггерларни ноль ҳолатига ўтказади ҳамда шу хоналардаги кечиктириш элементи орқали ўтиб, күчириш қиймати сигналларини шакллантиради.

Бу схемада күчириш қиймати сигналлари фақат И ва ИЛИ элементлари орқали ўтади ва уларнинг шаклланиши учун триггерларнинг ўз ҳолатларини ўзгартиришлари шарт эмас.

Бир хонали тупловчи жамлагичлар асосида тузилган параллел жамлагичлар биринчи ва иккинчи бўғин ЭҲМ ларида кенг қўлланилган эди.

Кейинги бўғин машиналарида асосан комбинацион жамлагичлар асосида тузилган тўпловчи параллел жамлагичлар ишлатилади. Бунинг сабаби шундаки, кейинги вактларда биринчи ва иккинчи бўғин ЭҲМларида ишлатилган потенциал-импульс элементлари системаси

Үрнини интеграл усулда ясалган потенциал элементлар системаси эгаллади.


Юкорида айтиб ўтилганидек, комбинацион жамлагич асосида тўпловчи жамлагичларни тузиш хотирлаш регистрларининг ишлатилишини тақозо этади.

7.14-расмда бундай жамлагичларни ташкил қилиш схемаси келтирилган. Комбинацион схеманинг кириш йўлларига икки қўшилувчи регистрлари (*A* ва *B*) уланган, чиқиш йўлларига эса йифинди регистри (*C*) уланган. Жамлаш натижаси иккинчи қўшилувчи регистри орқали *A* сонининг янги қийматлари билан жамлаш учун узатилиши мумкин, яъни бу схемада сонларни жамлаш қўшиш натижаларини сақлаш билан амалга оширилади.

Тўпловчи жамлагичларда қўшиш жараёнини тезлатишнинг яна бир усули гурӯҳли кўчиришни ташкил қилишдир. Бу усулга биноан жамлагич хоналар гурӯҳига ажратилиб, ҳар бир гурӯҳ билан битта конъюнктор боғланган бўлади. Сон хоналари жамлангандан сўнг жамлагичларнинг триггерлар гурӯҳи "1" ҳолатида бўлса, конъюнктор очилади. Бу ҳолда олдинги триггерлар гурӯҳидан узатилган кўчириш қиймати сигнали бу конъюнктордан ўтади. Демак, умумий ҳолда, кўчириш қиймати сигнали *n/m* схемалар орқали ўтади (*m*-гурӯҳлар сони). Бу усулнинг афзаллигини рўёбга чиқариш учун кўчириш қиймати сигналларининг триггерлар гурӯҳлари орасидан ва гурӯҳлар ичидан ўтиш вақтлари бир хил бўлиши шарт.

Натижани кетма-кет тўплашни талаб қилувчи амалларни (масалан, кўпайтириш ва бўлишни) бажаришда кўшишни тезлатиш учун кўчириш қиймати сигналларини хотирада сакловчи жамлагичлар ишлатилади. Бундай жамлагичлар иккита регистрдан иборат бўлиб, бирида кўшишнинг оралиқ натижаси сакланса, иккинчисида

кўчириш қиймати сақланади. Навбатдаги кўшиш бажарилганда i - хонадан узатилувчи кўчириш қиймати сигнали йиғиндининг $(i+1)$ -хонасига қўшилмай, кўчириш қиймати регистрининг $(i+1)$ -хонасида сақланади.



7.14-расм. Комбинацион жамлагич асосида тўпловчи жамлагичларни ташкил килиш схемаси

Кўшишнинг ҳар бир янги босқичида i - хонада учта рақам қўшилади: йиғинди регистридаги рақам, кўчириш қиймати регистридаги рақам ва янги қўшилувчининг рақами. Шунинг учун бундай жамлагичда кўчириш қиймати сигнали битта хонадан нарига ўтмайди. Охирги натижани олиш учун йиғинди регистри ва кўчириш қиймати регистридаги сонларни оддий кўчиришли жамлагичда қўшиш лозим.

Шартли кўчиришни ташкил килиш учун жамлагич иккита teng қисмга бўлинади ва катта хоналарини бирлаштирувчи қисми такрорланади.

Кўшилувчиларнинг коди бир вақтнинг ўзида жамлагичнинг уччала қисмига берилади. Жамлагич кичик

хоналарида кўшиш одатдагидек амалга оширилади. Бир вақтнинг ўзида катта хоналарда кўчириш сигналрининг шартли қийматлари $P_{n/2+1}^{'''}=0$ ва $P_{n/2+1}^{'''}=1$ билан кўшиш амалга оширилади. Уччала регистрда жамлаш тугалланганидан сўнг кичик хоналар жамлагич кўчириш занжирининг чиқиш йўлида кўчириш сигналининг ҳақиқий қиймати $P_{n/2+1}^{хак}$ ҳосил бўлади. Бу қиймат ёрдамида жамлагич катта хоналари йиғиндинсининг коди танлаб олинади.

Шартли кўчиришли жамлагичларда кўчириш қиймати сигналининг тарқалиши вақти икки марта камаяди.

Юкорида параллел жамлагичлар бўйича баён қилинган барча маълумотлар синхрон жамлагичларга тааллуклидир. Бундай жамлагичларда исталган иккита сонни жамлаш учун энг катта, яъни энг қийин ҳолатда керак бўладиган вақт ажратилади ва бу вақт кўпинча самарасиз ишлатилади.

Исталган иккита сонни жамлаш учун керакли вақт ажратиладиган жамлагичлар асинхрон жамлагичлар деб юритилади. Бу жамлагичларда махсус занжирлар мавжуд бўлиб, улар кўчириш қиймати сигналининг тарқалиши тугалланганлигини аниклади. Бу хилдаги жамлагичлар умумий ишларга мўлжалланган ЭҲМларда ишлатилади. Масала ечилиши вақти қатъий белгиланган ва сон кодларига боғлик бўлмаган, ихтисослаштирилган ЭҲМларда асинхрон жамлагичларнинг ишлатилиши ноўрин ҳисобланади.

Назорат саволлари:

1. Жамлагич таърифи ва туркумланиши.

2. Комбинацион ва тўпловчи жамлагичларнинг бирбиридан фарқи нимада?
3. Ярим жамлагич ишлашини тушунтиринг.
4. Иккили-ўнли жамлагични қуриш қандай амалга оширилади?
5. Кўп хонали кетма-кет ва параллел жамлагичлар.
6. Тўпловчи жамлагич тезкорлигини ошириш усулларини санаб ўтинг.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьевева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.
6. Фаниев С.К. Электрон ҳисоблаш машиналари ва системалари: Олий ўкув юрт.студ. учун дарслик.-Т.: Ўқитувчи, 1990.-2006.

8-маъруза

Базавий узеллар. Дешифратор, шифратор, код ўзгартгичи ва дастурланувчи мантиқий матрица

Режа:

1. Дешифратор.
2. Шифратор.
3. Код ўзгартгичи.
4. Дастурланувчи мантиқий матрица.


Таянч иборалар: дешифратор, шифратор, ахборотни ўзгаришиш, код ўзгартгич, дастурланувчи мантиқий матрица.

1. Дешифратор деб кириш йўлларига берилган кодни чиқиш йўлларининг бирида сигналга ўзгаришувчи бирнечча кириш ва чиқиш йўлларига эга бўлган комбинацион схемага айтилади. " n " кириш йўлли дешифратор 2^n чиқиш йўлига эга бўлса, бундай дешифратор тўлик хисобланади. Агар чиқиш йўли сони 2^n дан кичик бўлса дешифратор тўлик хисобланмайди.

8.1-расмда тўртта чиқиш йўлли дешифраторнинг мантиқий схемаси келтирилган. Дешифраторнинг ишлаши 8.1-жадвал орқали тавсифланади.

8.1-жадвал

Кириш сигналлари		Чиқиш сигналлар			
X_1	X_0	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1



8.1-расм. Түртта чиқиши йўлли дешифраторнинг схемаси ва шартли белгиланиши

чиқиши йўлли (кириш йўли кодининг 3та хонаси), 16 чиқиши йўлли (кириш йўли кодининг 4та хонаси), тўлиқ бўлмаган иккили-ўнли дешифраторлар ишлаб чиқарилади. Улар мос холда 2-4, 3-8, 4-16, 4-10 деб белгиланади.

Дешифраторлар хажми, каналлари сони ҳамда чиқиши йўли кодининг формати бўйича фарқланади. Дешифратор чиқиши йўли ўзгарувчилари қуидаги мантикий ифода орқали тавсифланади:

$$y_0 = \overline{x_8 x_4 x_2 x_1}; \quad y_5 = \overline{x_8 x_4 \bar{x}_2 x_1};$$

$$y_1 = \overline{x_8 x_4 x_2 x_1}; \quad y_6 = \overline{x_8 x_4 x_2 \bar{x}_1};$$

$$y_2 = \overline{x_8 x_4 x_2 \bar{x}_1}; \quad y_7 = \overline{x_8 x_4 x_2 x_1};$$

$$y_3 = \overline{x_8 x_4 x_2 x_1}; \quad y_8 = x_8 \overline{x_4 x_2 x_1};$$


$$y_4 = x_8 x_4 \overline{x_2 x_1}; \quad y_9 = x_8 \overline{x_4 x_2 x_1}.$$

Инверс чиқиши йўлли дешифраторларни ёруғлик диоддаги индикаторларда кўллаш қулай ҳисобланади.

Дешифраторнинг фақат битта чиқиши йўли фаол ҳисобланади ва бу чиқиши йўлининг номери кириш йўли коди орқали бир маънода аникланади. Дешифраторни шартли бел-гилашда DC (инглизча *decoder* сўзидан олинган) харфлари қўйилади (8.2-расм). Дешифратор кириш йўллари 1248 иккили салмоқ билан белгиланади.

Одатда 4 чиқиши йўлли (кириш йўли кодининг 2та хонаси), 8

Бундай дешифраторнинг тузилмаси ва шартли белгиланиши 8.3-расмда келтирилган. Мисол тариқасида 8.3-расм "б"да ёруғлик диоднинг дешифраторнинг түртинчи чиқиш йўлига уланиши келтирилган.



8.2-расм. Дешифраторнинг шартли белгиланиши

юкламаси йўқотилади. Бу эса ўз навбатида тезкорликни ошишига олиб келади.


Одатда кириш йўллари тўрттадан кўп бўлган дешифраторлар ишлаб чиқарилмайди. Чиқиш йўллари сонини кўпайтиришга хоналиликни ошириш йўли билан эришилади (8.4-расм).

Биринчи поғона дешифраторининг чиқиш йўллари иккинчи поғона дешифраторларининг С кириш йўлларига уланади. Иккинчи поғона дешифраторларидан фақат битта дешифраторнинг битта чиқиш йўли фаол бўлади, холос. Иккинчи поғонада 3-8 дешифраторлар ишлатилса 32 чиқиш йўлли дешифратор хосил бўлади.

Дешифраторлар асосида кодларни ўзгартирувчи турли схемалар – мультиплексорлар, демультиплексорлар, ихтиёрий мантикий функция ларни шакллантиргичлари, турли индикация схемалар ва х қурилиши мумкин.


2. Шифратор деб кириш йўлларининг факат биттасига берилган сигнални чиқиш йўлида параллел иккили кодга ўзгартирувчи бирнеча кириш ва чиқиш йўлларига эга бўлган комби-национ схемага айтилади. Икки

чикиш йўлли шифраторнинг мантикий схемаси 8.5-расмда келтирилган. Шифраторнинг ишилаши 8.5-расм "в" даги ҳақиқийлик жадвали орқали тавсифланади. Шифраторни шартли белгилашда CD (инглизча *coder* сўзидан олинган) харфидан фойдаланилади (8.5-расм "б").




8.3-расм. Инверс йўлли дешифратор схемаси ва шартли белгиланиши

Тўлиқ шифратор 2^n кириш йўлига ва n чикиш йўлига эга бўлади (8.6-расм "а").



8.4-расм. Икки пифонали дешифратор схемаси



a)


b)

Чиқиши йўли сигналлари				Кириши йўли сигналлари	
X_3	X_2	X_1	X_0	Y_1	Y_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

8.5-расм. Шифраторнинг схемаси (а), шартли белгиланиши (б), хакицийлик жадвали (в)

Шифратор ўнли сонларни иккили сонларга ўзгартиришда ҳам ишлатилади. Масалан, 8.6-расм "б"даги шифраторнинг 10та кириш йўлининг бири кўзғатилса,

унинг чиқиши йўлида қўзғатилган кириш йўли номерига мос иккили код шаклланади. Масалан, x_9 кириш йўлига сигнал берилгандан чиқиши йўлида 1001 коди пайдо бўлади.



8.6-расм. Шифраторларнинг шартли белгиланиши

Шифраторларнинг ишлатилиши рақамли қурилмаларда (узатиш линияларда) сигналлар сонини камайишига олиб келади.

8.6-расм "б"даги шифратор ишлашининг ҳақиқийлик жадвали 8.2-жадвалда келтирилган. Ушбу жадвалга 8.7-расмда келтирилган ИЛИ элементидаги амалга оширилган шифратор мос келади.


8.2-жадвал

Шифраторнинг ҳақиқийлик жадвали


Кириш йўли но- мери	Чиқиши йўли коди			
	Y_8	Y_4	Y_2	Y_1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Агар шифратор ИЛИ-НЕ элементларда қурилса чиқиши йўллари инверсли бўлади (8.8-расм). И-НЕ элемент-

ларидан қурилған шифраторлар кириш йүлларига инверс кийматтарни беріши лозим, яғни шифратор чиқиши йүлида маълум кириш йүлинини (үнли ракамни) ифодаловчи иккили сонни олиш учун мос кириш йүлига мантиқий 0, қолган кириш йүлларига мантиқий 1 берилиши лозим (8.9-расм).




8.7-расм. ИЛИ элементларидан қурилған шифратор схемаси



8.8-расм. ИЛИ-НЕ элементларидан қурилған шифратор схемаси

Шифраторларда ахборот кириш йүлларидан ташқары киритиш ва чиқаришга рухсат берувчи ҳамда шифраторларни кенгайтирувчи қўшимча кириш йўллари мавжуд.

3. Рақамли қурилмаларда кўпинча ахборотни бир саноқ тизимдан иккинчисига ҳамда бир иккили коддан иккинчисига ўзгартиришга тўғри келади.



8.9-расм. И-НЕ элементларида курилган шифратор схемаси

Ахборотни бир коддан иккинчисига ўзгартириш код ўзгартгичләри деб аталувчи комбинацион қурилмаларда амалга оширилади. 8.10-расм "а", "б"да мос ҳолда, иккили-үнли кодни иккили коди ва иккили кодни иккили-үнли кодга ўзгартгичларнинг шартли белгиланиши көлтирилган.



Код ўзгартгичларини лойихалашда қуйидаги иккита усулдан фойдаланилади:

- дастлабки иккили кодни үнли кодга ўзгартириш, сүнгра үнли ифодани исталган кодга ўзгартириш;
- комбинацион хилдаги мантикий қурилмадан фойдаланиб бевосита ўзгартиришни амалга ошириш.

Биринчи усул бўйича дешифратор ва шифратор кетма-кет уланади. Тაъқидлаш лозимки, шифратор ва дешифратор код ўзгартгичларининг хусусий холи хисобланади.

Иккинчи усул бўйича ҳакикийлик жадвали тузилиб, кириш йўлларига бериладиган ва чиқиш йўлларидан олинадиган комбинациялар ўртасида бир маъноли мослик ўрнатилади. Сўнгра берилган базисда мантикий комбинацион қурилма синтезланади. Ушбу усулга мисол тариқасида етти сегментли ёруғлик диод ёки суюқ кристалл индикаторни бошқаришни кўрайлик (8.10-расм "в"). Бундай индикаторларда 0 раками учун g сегментни

ўчириш лозим, қолганлари ёниб туради. 1 рақами учун a, d, e, f, g сегментларни ўчириш лозим, b ва с сегментлар ёниб туради ва x.



8.10-расм. Иккили-ўнли кодни иккили кодга ўзгартиргич (а), иккили кодни иккили-ўнли кодга ўзгартиргич (б) белгиланиши ва етти сегментли код (в)

Ушбу код ўзгартериш учун ҳақиқийлик жадвали 8.3-жадвалда келтирилган.

8.3-жадвал

Ўнли кодни етти сегментли кодга ўзгартериш жадвали

Ўнли ракам	8421 коди				Сегментлар холати						
	X4	X3	X2	X1	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0

Синтезланаштган комбинацион курилма түртта кириш йўлига ва еттита чиқиш йўлига эга, шу сабабли еттита чиқиш йўлининг ҳар бири учун қуйидаги ифодани оламиз:

$$a = \overline{\overline{x_1}} \wedge \overline{x_2} \wedge \overline{x_3} \cdot \overline{x_1} \wedge \overline{x_2} \wedge \overline{x_3} \wedge \overline{x_4};$$

$$b = \overline{\overline{x_1}} \wedge \overline{x_2} \wedge \overline{x_3} \cdot \overline{x_1} \wedge \overline{x_2} \wedge \overline{x_3};$$

$$c = \overline{\overline{x_1}} \wedge \overline{x_2} \wedge \overline{x_3};$$

$$d = \overline{\overline{x_1}} \wedge \overline{x_2} \wedge \overline{x_3} \cdot \overline{x_1} \wedge \overline{x_2} \wedge \overline{x_3} \wedge \overline{x_4} \cdot \overline{x_1} \wedge \overline{x_2} \wedge \overline{x_3};$$

$$e = \overline{\overline{x_1}} \wedge \overline{x_2} \wedge \overline{x_3} \cdot \overline{x_1};$$

$$f = \overline{\overline{x_1}} \wedge \overline{x_2} \wedge \overline{x_3} \cdot \overline{x_4} \cdot \overline{x_1} \wedge \overline{x_2} \wedge \overline{x_3} \cdot \overline{x_1} \wedge \overline{x_3};$$

$$g = \overline{\overline{x_1}} \wedge \overline{x_2} \wedge \overline{x_3} \cdot \overline{x_2} \wedge \overline{x_3} \wedge \overline{x_4}.$$

Ушбу ифода бўйича иккили кодни етти сегментли кодга ўзгартгич схемасини куриш қийинчилик туғдирмайди.

4. Компьютер схемаларини яратишдаги истиқболли усуллардан бири катта интеграл схемалар (БИС) технологиясини кўллашдир. Бу усул схемаларнинг массалари, габаритлари ва қийматларини камайтириш билан бирга, ишончлилигини анча оширишга имкон беради. БИСларнинг нархи ишлаб чиқаришнинг сериялилиги даражасига кўп жиҳатдан боғлик. Ишлаб чиқаришнинг сериялилиги даражаси ўз навбатида белгиланган тузилмали схемалар бажара оладиган вазифалар кўлами билан белгиланувчи БИСларнинг универсаллигига боғлик. БИСлар асосида Буль функцияларининг ҳар хил тизимларини амалга ошириш учун, яъни ҳар хил комбинацион схемаларни куриш учун махсус мунтазам тузилмалардан - дастурланувчи мантиқий матрицалар (ДММ)дан фойдаланилади. Оддий


холда ДММ (8.11-расм) уч қисмдан, яъни кириш йўли ўзгарувчиларининг паррафаз кийматларини шакллантирувчи буфер (*B*), кириш йўли ўзгарувчиларининг конъюнкциясини шакллантирувчи И мантикий матрица (M_1) ва кириш йўли ўзгарувчилари конъюнкцияларининг дизъюнкциясини шакллантирувчи ИЛИ мантикий матрица (M_2)дан иборат бўлади.

a, кириш йўли сигналларининг тўплами $2m$ кириш йўли шиналарига берилиб, m кириш йўлли l та И мантикий элементлари ёрдамида l чиқиши йўли сигналлари ҳосил килинади. Бу сигналлар l кириш йўлли ИЛИ мантикий элементларининг кириш йўли сигналлари ҳисобланади. Ҳаммаси бўлиб ДММ да l -та И мантикий элемент ва n -та ИЛИ мантикий элемент мавжуд, яъни ДММда m хонали кириш йўли кодини n хонали чиқиши йўли кодига ўзгаририш вазифаси бажарилади.


ДММ сигналларнинг бир томонлама, яъни M_1 матрицада исталган вертикал занжирдан горизонтал занжирга, M_2 матрицада эса исталган горизонтал занжирдан вертикал занжирга узатилишини таъминловчи электр элементларининг тўлик тўплами ёрдамида қурилади. Бундай уланишлар диод ёки транзисторлар орқали амалга оширилади (расмда бу уланишлар нуқталар ёрдамида кўрсатилган). Ахборотни ДММга матрицаларнинг горизонтал ва вертикал занжирлари орасида боғланиш ўрнатиш йўли билан киритилади. Бу жараён матрицаларни дастурлаш деб юритилади.

Дастурлаш усули бўйича маскали ва электр дастурланувчи ҳамда қайта дастурланувчи ДММлар фаркланади. Маскали дастурланувчи ДММда ахборот киритиш матрица занжирларига диодлар ёки транзисторларни улаш йўли билан бажарилади. Бунинг

учун матрицаларнинг мос қисмлари маска (шаблон) орқали металлаштирилади.



8.11- расм. Дастурланувчи мантикий матрица схемаси



8.12- расм. Дастурланувчи мантикий матрица схемаси

Электр дастурланувчи ДММга ахборотни ёзиш махсус ускуна ёрдамида кашакларни куйдириш ёки матрицанинг мос занжирига катта амплитудали импульс токини бериб, уланишни ҳосил қилиш йўли билан бажарилади. Қайта дастурланувчи ДММларда ахборотни кўп марта қайта ёзиш имкони мавжуд.

8.12-расмда куйидаги мантикий тенгламалар тизимини амалга оширувчи ДММ схемаси келтирилган:

$$c_1 = \bar{a}_1 a_2 a_4 a_5 \vee a_1 a_3 \bar{a}_4 \vee \bar{a}_1 a_2 a_4 \bar{a}_5;$$

$$c_2 = a_1 a_3 \bar{a}_4 \vee \bar{a}_1 \bar{a}_2 a_3 a_4 a_5 \vee \bar{a}_1 \bar{a}_2 a_3 \vee \bar{a}_1 a_2 a_3 \bar{a}_4 \bar{a}_5 \vee \bar{a}_1 a_2 a_3 \bar{a}_4 a_5,$$

$$c_3 = \bar{a}_1 a_2 a_4 a_5 \vee \bar{a}_1 \bar{a}_2 a_3 \vee \bar{a}_2 \bar{a}_3 a_4 \bar{a}_5;$$

$$c_4 = \bar{a}_1 \bar{a}_2 \bar{a}_3 \bar{a}_4 a_5 \vee \bar{a}_2 \bar{a}_3 a_4 \bar{a}_5 \vee \bar{a}_1 a_2 a_3 \bar{a}_4 \bar{a}_5.$$

Бу ифода билан 8.12-расмни таққослаш шуни кўрсатадики, уланишлар схемаси бевосита тенгламалар бўйича амалга оширилади.

Демак, ДММ универсал тузилма бўлиб, уни дастурлаш йўли билан исталган функцияни амалга оширишга мослаштириш мумкин.

Назорат саволлари:

1. Дешифраторнинг таърифи ва вазифаси.
2. Нима учун кириш йўллари тўрттадан ошик дешифраторлар қурилмайди?
3. Погона дешифраторлар қандай қурилади?
4. Шифратор таърифи ва вазифалари.
5. Код ўзгартгичлари таърифи ва вазифалари.
6. Код ўзгартгичларни лойихалаш усуллари.
7. Дастурланувчи мантикий матрица вазифаси ва тузилмаси.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.

2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины, и системы. М. Энергоатомиздат, 1991.
6. Фаниев С.К. Электрон ҳисоблаш машиналари ва системалари: Олий ўқув юрг. студ. учун дарсл.к.-Т.: Ўқитувчи, 1990.-2006.

9-маъруза

**Таққослаш схемалари. Мультиплексорлар.
Демультиплексорлар**

Режа:

1. Таққослаш схемалари.
2. Мультиплексорлар.
3. Демультиплексорлар.

Таянич иборалар: таққослаш схемаси (компаратор), иккининг модули бўйича йиғиндининг инверсияси, мультиплексор, демультиплексор, мультиплексор дарахти сатҳлари, дешифратор-демультиплексор.

1. Таққослаш схемаси (компаратор) деб иккили сўзларни таққослашга мўлжалланган комбинацион қурилмага айтилади. Таққослаш схемаси иккита иккили сўз устида куйидаги амалларни бажаради:

$F(A > B) - A$ сўзи B сўзидан катта

$F(A = B) - A$ ва B сўзлар teng

$F(A < B) - A$ сўзи B сўзидан кичик.

Битта иккили хонани таққослашни кўрайлик. Ушбу амалнинг ҳақиқийлик жадвали 9.1-жадвалда келтирилган. Жадвалдан кўриниб турибдики кириш йўли сигналларининг ҳар қандай комбинациясида таққослаш схеманинг чиқиш йўлида фақат битта фаол мантикий сигнал шаклланади.

9.1-жадвал

Бир хонали сўзларни таққослаш схемасининг ҳақиқийлик жадвали

A	B	$F(A=B)$	$F(A>B)$	$F(A < B)$
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0


9.1-жадвалга қуйидаги мантикий ифодалар тизими мос келади:

$$F(A = B) = ab \vee \bar{a}\bar{b} ;$$

$$F(A > B) = a\bar{b} ;$$

$$F(A < B) = \bar{a}b .$$

$F(A = B)$ функциясига эътибор берайлик. Бу функция иккининг модули бўйича йифиндининг инверсияси (исключающее ИЛИ-НЕ) деб аталади ва рақамли қурилмалар амалиётида кенг қўлланилади. Ушбу функцияning ишлатилиши юқоридаги мантикий ифодалар бўйича $F(A=B)$, $F(A>B)$, $F(A < B)$ функцияларни амалга оширишни енгиллаштиради. 9.1-расмда бир хона учун ушбу функцияларни амалга оширувчи таққослаш схемаси келтирилган.



9.1-расм. Такқослаш схемаси

Таъкидлаш лозимки, юқорида келтирилган учта функциядан иккитаси ҳеч қачон бир вактда бирлик қийматига эга бўлмайди. Шунинг учун улардан иккитасини амалга ошириш мумкин. Учинчиси эса иккита маълум функция бўйича аниқланади. Улар қуйидаги муносабатлар орқали бир-бири билан боғланган:

$$F(A = B) = \overline{F}(A > B) \cdot \overline{F}(A < B);$$

$$F(A > B) = \overline{F}(A = B) \cdot \overline{F}(A < B);$$

$$F(A < B) = \overline{F}(A = B) \cdot \overline{F}(A > B).$$

Иккита сўз тенглиги деганда уларнинг хар бир хоналарининг тенглиги тушунилади. $F(A > B)$ функцияси амалга оширилганида катта хоналари устиворликка эга бўлади. Кичик хоналар катта хоналар тенглигига текшириллади. Сўзларнинг i -нчи хоналарининг тенглигини $r_i = F(a_i = b_i)$ орқали белгилаймиз.

Икки хонали сўз учун $F(A > B)$ функцияни текшириш катта хоналари a_1, b_1 ни текширишга келтирилади. Кичик хоналар a_0, b_0 катта хоналар тенглигига текширилади, яъни:

$$a_1=b_1 \rightarrow r_1=F(a_1=b_1) = 1.$$

Икки хонали $A(a_1a_0), B(b_1b_0)$ сўзлар учун $F(A>B)$ ни текшириш формуласи куйидагида ифодаланади:

$$F(A > B) = a_1\bar{b}_1 \vee r_1a_0\bar{b}_0$$


Хоналилиги ихтиёрий бўлган сўзлар учун $F(A > B)$ ни текшириш формуласи куйидаги кўринишга эга

$$F(A > B) = a_{n-1}\bar{b}_{n-1} \vee r_{n-1}a_{n-2}\bar{b}_{n-2} \vee \dots \vee r_{n-1}r_{n-2}r_{n-3} \dots r_1a_0\bar{b}_0$$


9.2-расмда иккита тўрт хонали сўзларни таққослаш схемасининг шартли белгиланиши келтирилган.

Хоналилиги катта сонларни таққослаш бир неча таққослаш схемаларини кетма-кет улаш орқали амалга оширилади (9.3-расм),

Таъкидлаш лозимки n та таққослаш схемаси кетма-кет уланганда сигнал кечикиши n марта ошади. Умуман кодларни таққослаш схемаларнинг тезкорлиги паст.



9.2-расм. Таққослаш схемасининг шартли белгиланиши



9.3-расм. Таккослаш схемаларини бир-бирига улаш

2. Мультиплексор деб бир неча кириш йўлларидан бирини танлаб уни ўзининг чиқиш йўлига уловчи узелга айтилади. Мультиплексор ахборот кириш йўлларига (D_0, D_1, \dots), адрес кириш йўлларига (A_0, A_1, \dots), рухсат сигнални бериладиган кириш йўлига (C) ва битта чиқиш йўлига (Q) эга.

С кириш йўлига рухсат сигнални келиши билан мультиплексор адреси адрес кириш йўллари Ада иккили код орқали берилган D_i кириш йўлларидан бирини танлайди ва уни чиқиш йўли Q га улайди. Ахборот кириш йўллари сони ва адрес кириш йўллари сони ўзаро қуйидаги муносабатда боғланган:

$$n_{axb} = 2^{n_{адр}}$$


(9.1)

Мультиплексор инверторлар ва И-ИЛИ, И-ИЛИ-НЕ хилидаги схемалар асосидаги икки погонали курилма ҳисобланади (9.4-расм).

Умумий ҳолда мультиплексор ишлаши 9.2-жадвал орқали тавсифланади.

Рухсат сигнални берилмаганида ($C = 0$) ахборот кириш йўллари билан чиқиш йўли ўртасида боғланиш бўлмайди ($Q = 0$). Рухсат сигнални берилганида ($C = 1$) чиқиш йўли номери адрес кириш йўлларида иккили шаклда берилган

ахборот кириш йўлларидан бирининг (D_i) мантиқий сатҳи узатилади.



9.4.-расм. Мультиплексор схемаси

9.2-жадвал


Мультиплексорнинг хакиқийлик жадвали

Адрес кириш йўллари		Рухсат сигналы	Чиқиш йўллари
A_1	A_0	C	Q
X	X	0	0
0	0	1	D_0
0	1	1	D_1
1	0	1	D_2
1	1	1	D_3

Масалан, $A_1\ A_0=11_2=3_{10}$ берилганида чиқиш йўлига 3_{10} адресли ахборот кириш йўли, яъни D_3 сигнали узатилади.

Чиқиш йўлларига кўп хонали кириш йўли маълумотларини параллел узатиш талаб этилганида узатилаётган маълумотлар хоналилигига тенг мультиплексорларни параллел улаш лозим.

Интеграл схема кўринишида курилган мультиплексорнинг ахборот кириш йўлларининг сони 16га тенг. Агар кириш йўлларининг сони катта мультиплексорларга эҳтиёж туғилса мультиплексорларни мультиплексор дарахти деб аталувчи схемага бирлаштириш мумкин (9.5-расм).



9.6.-расм. Мультиплексор дарахти

Схема тўртта биринчи сатҳ мультиплексори ва битта иккинчи сатҳ мультиплексоридан иборат. Мультиплексор тўртликларга ажратилган 16 кириш йўлига эга ва ҳар бир тўртлик биринчи сатҳнинг алоҳида мультиплексорига уланган. Иккинчи сатҳ мультиплексори схеманинг умумий чиқиш йўлига биринчи сатҳнинг алоҳида мультиплексорининг чиқиш йўлини улаб, тўртта кириш йўлини узиб-улайди.

Бундай схема бўйича саккиз кириш йўлли мультиплексорлардан фойдаланиб, 64 кириш йўлли мультиплексор дарахтини куриш мумкин.

Мультиплексор дарахтининг биринчи ва иккинчи сатҳида кириш йўллари сони ҳар хил мультиплексорлар ишлатилиши мумкин. Бундай дарахтнинг биринчи сатҳида

адрес ўзгарувчилари сони n_{addr1} бўлган, иккинчи сатҳда эса n_{addr2} бўлган мультиплексорлар ишлатилса мультиплексор дарахти чиқиш йўлларининг сони қуидагича аниқланади:

$$n_{axb} = 2^{n_{addr1} + n_{addr2}}$$

(9.2)


схемадаги мультиплексорлар сони эса қуидагича аниқланади:

$$n_{MS} = 2^{n_{addr2} + 1}$$

(9.3)

(9.2) ва (9.3) ифодаларни (9.1) ифода билан таққослаш натижаси мультиплексор дарахтининг самарадорлигини ва қурилманинг мақсадга мувофиқлигини кўрсатади.

3. Демультиплексор мультиплексор бажарадиган амалга тескари амални бажаради, яъни маълумотларни битта кириш йўлидан чиқиш йўлларининг бирига узатади. 9.6-расмда демультиплексор схемаси келтирилган бўлиб унда чиқиш йўллари қалитларни бошқарувчи дешифратор мавжуд.




9.6.-расм. Демультиплексор схемаси

Адрес кириш йўлларига берилган чиқиш йўли занжири номерини белгиловчи код комбинациясига боғлик


холда дешифратор мос калитни очади ва демультиплексорнинг кириш йўли маълум чиқиш йўлига уланади.

Англаш қийин эмаски, рухсат кириш йўлига (E) эга бўлган дешифратор демультиплексор каби ишлайди (9.7-расм). Бундай дешифратор кўпинча дешифратор-демультиплексор деб юритилади.



9-7.-расм. Рухсат кириш йўлиди дешифратор

Мультиплексорни демультиплексор билан бирлаштириб берилган адрес бўйича кириш йўлларининг бирини чиқиш йўлини бирига уловчи қурилма хосил қилиш мумкин (9.8-расм).



9.8.-расм. Мультиплексорни демультиплексор билан улаш схемаси

Шундай қилиб, кириш йўллари билан чиқиш йўллари уланишининг ҳар қандай комбинациясига эришиш мумкин. Масалан, адрес ўзгарувчилари қийматларининг $x_1=1$, $x_2=0$, $x_3=0$, $x_4=0$ комбинациясида D2 кириш йўли Y0 чиқиш йўлига уланган бўлади.

Агар чиқиш йўллари сони катта демультиплексорга эҳтиёж туғилса, демультиплексор дарахти қурилиши мумкин.

Назорат саволлари:

1. Таққослаш схемасининг (компараторнинг) таърифи ва вазифалари.
2. Иккита сўзнинг тенглиги деганда нима тушунилади?
3. Хоналилиги катта сонларни таққослаш қандай амалга оширилади?
4. Мультиплексор таърифи ва вазифалари.
5. Интеграл схема кўринишида курилган мультиплексор кириш йўлларининг сони нечага тенг?
6. Мультиплексор дараҳти нима?
7. Демультиплексорнинг таърифи ва вазифалари.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.
6. Ганиев С.К. Электрон ҳисоблаш машиналари ва системалари: Олий ўқув юрт.студ. учун дарслик.-Т.: Ўқитувчи, 1990.-2006.

10-маъруза

Хотирловчи қурилмалар

Режа:

1. Хотирловчи қурилма. Асосий тушунчалар ва параметрлари.
2. Хотира элементлари.
3. Хотира микросхемалари.
4. Доимий хотира қурилмалари.

Таянч иборалар: хотира, хотира қурилмаси, мурожаат, хотира элементи, хотира блоки, бошқариш схемалари, статик хотира элементи, динамик хотира элементи, хотира микросхемаси, доимий хотира қурилма, багловчи элемент.

1. Хотирловчи қурилма (ХК) ёки хотира ракам кодида ифодаланган ахборотни қабул қилиш, сақлаш ва талаб қилинганида узатишга мўлжалланган техник воситалар мажмуудир. "Хотирловчи қурилма" атамаси унинг қурилиш принципини таъкидлаш лозимлигига қўлланилса, "хотира" атамаси у бажарадиган вазифаларига эътиборни қаратишда ишлатилади.

Одатда қабул қилиш ва узатишни мос ҳолда ёзиш ва ўқиши деб юритилади. Ёзишни ва ўқишини умумий атама ХКга мурожсаат деб ҳам аташади.

Ахборотни сақлаш учун ҳар хил физик муҳитлардан фойдаланилади. Ахборот бирлигини сақлашга мўлжалланган физик муҳит элементи хотира элементи (ХЭ) деб юритилади. Хотира элементлари маълум узунликдаги машина сўзини сақловчи хотира ячейкасига (ХЯ) бирлаштирилади. Хотира ячейкасига жойлаштириш

мумкин бўлган битлар сони хотира хоналилигини белгилайди. Хотира ячейкалари хотира блокига (ХБ) бирлаштирилади. Мурожаат берилган адрес бўйича ХБдаги керакли ячейкани қидириб топиб, унга ахборотни ёзиши ёки ундан ахборотни ўқиши бажара оладиган бошқарувчи схемалар ёрдамида амалга оширилади. Битта ёки бир нечта бир хил хотира блоки ҳамда адресни қабул қилувчи битга умумий каналдан ҳамда машина сўзларини қабул қилувчи ва узатувчи бир хил каналлардан иборат бошқарувчи схемалар хотира курилмасини ташкил этади.

Хотира курилмасининг сифати ва бирор компьютерда ёки компьютер тизимида ишлатилишининг мақсадга мувофиқлиги қатор параметрлар билан белгиланади. Бу параметрларнинг ичida энг муҳимлари хажм ва тезкорлик.

ХҚ хажсми ўнда бир вақтда сақланиши мумкин бўлган ахборот бирликларининг энг катта сони орқали аникланади. Хажм битларда, байтларда (8 бит = 1 байт), килобайтларда (2^{10} байт = 1 Кбайт), мегабайтларда (2^{10} Кбайт = 1 Мбайт), гигабайт-ларда (2^{10} Мбайт = 1 Гбайт), пентабайтларда (2^{10} Гбайт = 1 Пбайт), эксобайтларда (2^{10} Пбайт = 1 Эбайт), зетабайтларда (2^{10} Эбайт = 1 Збайт), йотабайтларда (2^{10} Збайт = 1 Йбайт) ифодаланади.

ХҚ тезкорлигини мурожаат вакти ва тўла цикл вакти орқали ифодалаш қулай ҳисобланади. Мурожаат вакти ХҚга керакли ячейка адресини юбориш пайтидан ХҚ чиқиши йўлида бу ячейкада сақланган сонни олиш пайтигача (ўқишида) бўлган вақт оралиғидан иборат.

Цикл вақти кетма-кет мурожаатлар орасидаги жоиз вақт орқали ўлчанади.

Ушбу параметрларни битта хотира курилмаси худудида қаноатлантириш мумкин эмас, чунки хажм ошиши билан тезкорлик пасаяди ва аксинча. Шу сабабли, компьютер хотирасида қурилиш принциплари ва

характеристикалари бир-биридан фарқланувчи турли хил ХҚлари ишлатилади.

2. Катта интеграл схемалар (БИС) технологиясидаги ютуқлар истиқболли яримүтказгич ХҚ ларни яратишга имкон берди. Амалда энг кенг тарқалган яримүтказгич хотира қурилмаларидан биполяр ва униполяр (МДП) транзисторларда қурилган ХҚларни күрсатиш мумкин.


Ахборот кодларини сақлаш усули бўйича статик ва динамик хотира элементлари (хотира қурилмалари) фарқланади. Статик хотира элементида ахборот ўзгармай сақланса, динамик хотира элементида ахборот сақланиш вақти чегараланган ва вақти-вақти билан ахборотни тиклаш керак бўлади.

Биполяр транзисторларда қурилган статик хотира элементида (10.1-расм "а") иккита эмиттерли T_1 ва T_2 транзисторлар хамда R_1 ва R_2 резисторлар ишлатилади. Транзисторларнинг пастки эмиттерлари адрес шинасига (АШ), юқори эмиттерлари эса мос ҳолда "0" ва "1" хона шиналарига (ХШ0 ва ХШ1)га уланган.

Ахборотни ёзиш АШга мусбат қутбли, ХШ0 ва ХШ1 хона шиналарига эса ёзиладиган ахборотга қараб мос ҳолда мусбат ёки манфий қутбли сигналларни бир вактда бериш орқали амалга оширилади, "0" ни ёзганда ХШ0 шинасига манфий қутбли, ХШ1 шинасига эса мусбат қутбли сигнал берилади. Бу вактда T_1 транзистор очилади ва ток \mathcal{E}_1 эмиттер орқали ХШ0 шинасига оқади. "1"ни ёзганда ХШ1 шинасига манфий қутбли, ХШ0 шинасига эса мусбат қутбли сигнал берилади. Натижада T_2 транзистор очилади ва ток \mathcal{E}_3 эмиттер орқали ХШ1 шинасига оқади.

Ахборотни сақлаш режимида хона шиналаридаги потенциал адрес шинасидаги потенциалдан анча катта бўлади. Шунинг учун сақлаш токи АШга уланган

транзисторнинг эмиттери орқали (сақланувчи кодга боғлиқ холда Э₂ ёки Э₄ эмиттер орқали) оқади.



10.1-расм. Статик хотира элементи схемаси (а) ва ахборотни ёзиш ва ўқиш жараёнларининг вакт диаграммаси (б)

Ахборотни ўқиш режимида АШга хона шиналаридаги потенциалдан катта бўлган мусбат кутбли сигнал берилади. Натижада сақлаш режимида Э₂ ёки Э₄ эмиттерлар орқали АШга оқаётган токнинг хаммаси Э₁, ёки Э₃ эмиттерлар ёрдамида мос хона шиналарига уланади ва чикиш йўли сигнали сифатида ишлатилади. Адрес шинасидаги сигнал тугаши биланоқ транзистор яна АШга уланади, яъни ўқишдан сўнг ахборот ўчирилмайди. 10.1-расм "б"да ахборотни ёзиш ва ўқиш жараёнларининг вакт бўйича диаграммаси келтирилган.

Биполяр транзисторларда қурилган ХҚлар униполяр транзисторларда қурилган ХҚларга нисбатан катта тезкорликка эга. Аммо бу хил ХҚларда ахборот жойлашиш зичлиги кам, истеъмол куввати катта. Ундан ташқари биполяр транзисторларда хотира элементини қуриш технологиясининг мураккаблиги хотирловчи қурилма нархининг ошишига олиб келади.

Униполяр (МДП) транзисторда қурилган динамик хотира элементида (10.2-расм "а") битта адрес ва битта хона шинаси мавжуд. Иккаласи ўқишда ҳам, ёзишда ҳам

ишлатилади. Ахборотни хотирлаш вазифасини конденсатор ўтайди. "1"ни ёзиш учун адрес шинаси АШга манфий қутбли, хона шинаси ХШга эса мусбат қутбли сигнал берилади. Натижада транзистор Т очилади ва конденсатор С хона шинасидаги потенциал катталигигача зарядланади. "0"ни ёзганда хона шинасига мусбат қутбли сигнал берилмайди, яъни транзистор Т берк бўлади ва конденсатор С зарядланмайди. Ахборотни ўкишда адрес шинасига манфий қутбли сигнал берилади, натижада хотирлаш конденсаторидаги заряд хона шинасига узатилади.

Икки транзисторли хотира элементида (10.2-расм "б") ёзиш ва ўкиш учун алоҳида шиналар мавжуд. Бу схемада ҳам ўкишдан сўнг ахборот ўчирилади.


Уч транзисторли хотира элементида (10.2-расм "в") T_1 транзистор ёзиш, T_3 транзистор эса ўкиш учун ишлатилади. Ахборотни ёзишида С конденсатор хона шина кучланишининг катталигигача зарядланади. Ёзилаётган ахборотга қараб T_2 транзистор очиқ ("1" ёзилганида) ёки ёпиқ ("0" ёзилганида) бўлади. Ахборот ўқилганида, T_2 транзистор очиқ бўлганида T_2 , T_3 транзисторлар занжирида ток бўлади, T_2 транзистор ёпиқ бўлганида эса бу занжирида ток бўлмайди.

Тўрт транзисторли хотира элементида (10.2-расм "г") T_1 , T_2 транзисторлар статик триггердагидек уланган бўлсада, уларнинг юклама қаршиликлари бўлмаганлиги сабабли, элемент динамик ҳисобланади. Ахборотни ёзишида адрес шинасига мусбат қутбли, мос хона шинасига эса манфий қутбли сигнал берилади. Натижада T_3 ёки T_4 транзисторлар очилади ва ахборот XШ0 ёки XШ1дан киритилади. Ахборот C_1 , C_2 конденсаторнинг бирида сакланади. Ахборотни ўкишда адрес шинасига мусбат

кутбили сигнал берилади ва ўқилган ток T_3 ёки T_4 транзистор орқали хона шинасига узатилди.

Амалда уч транзисторли хотира элементи кенг кўлланилади чунки бир ва икки транзисторли хотира элементлари жуда кичик хотирлаш сифимига эга бўлса, тўрт транзисторли хотира элементининг ўлчами катта.

Униполляр транзисторларда қурилган XКларда ахборотнинг жойлашиш зичлиги катта, истеъмол қуввати кам. Ундан ташқари униполляр транзисторларда хотира элементини қуриш технологиясининг соддалиги хотирловчи қурилма нархининг арzonлашишига олиб келади. Униполляр транзисторларда қурилган XКларнинг тезкорлиги биполяр транзисторларда қурилган XКларга нисбатан кичик.



10.2-расм. Динамик хотира элемент схемалари


Таъкидлаш лозимки, униполяр транзисторлар асосида статик хотира элементини қуриш мумкин.

3. Яримўтказгич хотира курилмаларини лойиҳалашда алоҳида хотира элементлари билан эмас, балки интеграл хотира микросхемалари билан иш кўрилади.

Хотира микросхемаси маълум бир тарзда хотира матрицасига бирлаштирилган бошқарувчи схемаларга эга бўлган (ёки эга бўлмаган) хотира элементларидан ташкил топган тугал конструктив бирлиқдир.

Яримўтказгич хотира элементлари ($X\mathcal{E}$) хотира микросхемаларига 3D, -2D ва шакли ўзгарган 2D (D инглизча *Dimensional* - ўлчам сўзидан олинган) тизимлари бўйича бирлаштиришлари мумкин.


3D тизимида ҳар бир хотира элементи x_i ва y_i адрес шиналарининг кесишган жойида жойлаштирилиб, керакли хотира элементини танлаш шу шиналарда сигналларниңг мувофиқлиги бўйича амалга оширилади (10.3-расм).



10.3-расм. 3D тизими бўйича хотира элементларини хотира микросхемасига бирлаштириш

Ахборотни ёзиш учун масалан, $X\mathcal{E}_i$ хотира элементига, x_i ва y_i адрес шиналарини кўзғатиш ва ёзилаётган кодга қараб, Ёз1, ёки Ёз0 шинасига сигнал бериш лозим. Ахборотни ўқишида факат адрес шиналарини кўзғатиш кифоя. Ўқишдан сўнг ахборот ўчирилмайди.

10.4-расмда келтирилган 2D тизимли хотира микросхемаси тўрт хонали тўртта сўзни саклашга мўлжалланган. Ҳар бир адрес шинаси бир қатордаги хотира элементларини бирлаштиради. Ҳар бир хона шинаси барча тўртта сўзнинг номдош хоналарини бирлаштиради. Ёзишга рухсат берувчи шина барча сўзнинг барча хонасига умумий. Масалан, АШ2 адрес бўйича сўзни ёзиш учун АШ шинасини танлаш, 1...4 кириш йўлларига тўрт хонали сўзни бериш ҳамда ёзишга рухсат берувчи шинани кўзғатиш лозим. Ахборот ўқиши танланган адрес бўйича мурожаатда бажарилади ва ўқишдан сўнг ахборот ўчирилмайди. Шакли ўзгарган 2D тизимида адрес шинаси бир қанча сўзнинг хотира элементларини бирлаштиради.



10.4-расм. 2D тизими бўйича хотира элементларини хотира микросхемасига бирлаштириш схемаси

Юқорида күрилган ХҚ хиллари компьютерда ҳисоблаш жараёнида ўзгарувчи асосий ахборотни сақлаш учун ишлатилади ва оператив хотира қурилмаси (ОХҚ), инглизча RAM (*Random Access Memory*) деб аталади. Уларда ёзилган ахборот манба узилиши билан ўчирилади.

4. Доимий хотира қурилмалари (ДХҚ), русча ПЗУ, инглизча ROM (*Read Only Memory*) – фактат ўқиладиган хотира деб шундай хотирловчи қурилмаларга айтиладики, бу ХҚ ларнинг ишлаши жараёнида ундан фактат олдиндан ёзиг күйилган ахборот ўқилади. ДХҚларга ахборот олдиндан, компьютерда масала, ечишдан аввал, баъзида хатто ДХҚ ясалганда ёзилади ва масала ечиш жараёнида ўзгармайди. Бошқача айтганда, ДХҚлар фактат ахборотни ўқиши режимида ишлатилади, яъни ДХҚ кириш йўли ахбороти (адрес) билан унинг чиқиш йўли ахбороти (ўқилган сўз) ўртасида бир маъноли мувофиқлик мавжуд.

ДХҚнинг хотира блоки одатда 2D тизим бўйича ташкил қилиниб (10.5-расм), тугунларида боғловчи элементлар (БЭ) жойлашган матрицадан иборат. БЭнинг борлиги "1" кодига, йўқлиги эса "0" кодига мос келади. ДХҚга мурожаат вақтида адрес симига (вертикал симга) сигнал берилади. Чиқиш йўли сигналлари танланган адрес сими билан боғловчи элементлар ёрдамида уланган хона симларида (горизонтал симларда) пайдо бўлади.

Доимий хотира микросхемалари қўйидаги гурухларга бўлинади:

- ДХҚ ёки ПЗУ ёки ROM (*Read Only Memory*) – бир марта, уни тайёрловчи корхона томонидан дастурланади ва никобли деб юритилади;
- дастуланувчи доимий хотира қурилмалари ёки ППЗУ ёки PROM (*Programmable ROM*) – фойдаланувчи томонидан бир марта электр усули билан дастурланади;

• ультрабинафша нур ёрдамида ўчиришли ва электр усули билан ёзишли доимий хотира қурилмалари ёки РПЗУ –Уф ёки EPROM (*Erasable PROM*);

• электр усули билан кўп маротаба дастурланадиган ва ўчириладиган доимий хотира қурилмалари ёки РПЗУ-ЭС ёки EEPROM (*Electrical EEPROM*).

ROM ва PROM микросхемаларда боғловчи сифатида диодлар, биполяр ва униполляр транзисторлар ишлатилади.

Никоб ёрдамида дастурланувчи ДХҚлар факат бир марта, уни тайёрловчি корхонада маҳсус фотоШаблонлар ёрдамида дастурланади.

Диод ДХҚ (10.6-расм, "а") энг содда ДХҚ ҳисобланади. Керакли сўзни танлаш мос адрес симига паст сатҳли сигнал бериб бажарилади. Бунда танланган сўз адресининг симини хона симлари билан боғловчи диодлар қаршилиги кичик бўлади ва мос хона симларида "0" сигналларни акслантирувчи паст сатҳли кучланиш ҳосил бўлади. Агар боғланиш нуқтасида диод бўлмаса, R резистор орқали ток ўтмайди ва мос хона симида "1" сигнали пайдо бўлади.

Биполяр транзистор-ларда қурилган ДХҚнинг матрицасига (10.6-расм "б") ахборотни ёзиш сўз адреси сими билан транзистор базаси (ёки чиқиш йўли сими билан транзистор эмиттери) уланишини йўқотиш йўли билан амалга оширилади. Ахборотни ўқиш эса мос сўз адреси симига кучланиш бериш орқали бажарилади.

Фойдаланувчи томони-дан дастурланувчи ДХҚларда ахборот фойдаланувчи томонидан маҳсус дастурлаш пульти ёрдамида ёзилади. Бу хилдаги ДХҚлар диод матрицалари ёки биполяр транзистор матрицалари асосида юқорида кўрилган никоб ёрдамида дастурланувчи ДХҚлар каби қурилади. Фойдаланувчи томонидан дастурланувчи


ДХКларнинг ишлаши биполяр транзисторларнинг база-эмиттер ўтиши билан ёки диодларнинг $p-n$ ўтиши билан

кетма-кет эритувчан кашак (ЭК) ларни улашга асосланган. 10.7-расмда фойдаланувчи томонидан дастурланувчи

ДХКларнинг хотира элементлари тасвириланган.


Қайта дастурланувчи ДХКларда зарурият туғилганда кристаллдаги маълумотлар ўчирилиб, уни қайта дастурлаш мумкин. Кўпинча, ахборот кристаллга ультрабинафша нурлар таъсир эттириб ўчирилади.

10.5-расм. Доимий хотира курилма тузилмаси




Флеш-хотира (*Flash-Memory*) хотирловчи элемент хили ва ишлаш принциплари бўйича EEPROM хилидаги хотирага ўхшаш, аммо унинг архитектуравий ва тузилмавий хусусиятлари уни алоҳида синфга ажратишга имкон беради. Флеш-хотиранинг яратилиши ахбороти электр усули билан ўчириладиган доимий хотира схемотехникаси ривожининг энг юкори нуқтаси ҳисобланади. Флеш-хотирадан самарали фойдаланишининг икки йўналишини кўрсатиш мумкин:

- унчалик тез-тез ўзгармайдиган маълумотларни сақлаш;
- магнит дискдаги хотирани ўрнига фойдаланиш.



10.6-расм. Диод ва биполяр транзисторларда курилган доимий хотира курилма матрикалари



10.7-расм. Фойдаланувчи томонидан дастурланувчи доимий хотира курилма элементлари

Флеш-хотирада алоҳида сўзларни ўчириш кўзда тутилмаган, ахборотни учирини бутун хотира бўйича бараварига ёки етарлича катта блоклар бўйича амалга оширилади.

Назорат саволлари:

1. Хотира курилмаларининг асосий параметрлари.
2. Статик хотира элементининг динамик хотира элементидан фарқи нимада?
3. Биполяр хотира элементида ахборотни ёзиш, сақлаш ва ўқиш режимларини тушунтиринг.
4. Унипольяр хотира элементида ахборотни ёзиш, сақлаш ва ўқиш режимларини тушунтиринг.
5. 3D тизимли хотира микросхемаси.
6. 2D тизимли хотира микросхемаси.
7. Доимий хотира курилмаларининг гурухларини санаб ўтинг.
8. Флеш-хотира нима?

Адабиёт:

1. Бабич Н.П., Жуков И.А. Основы цифровой схемотехники: Учебное пособие.- М.: Издательский дом "Додека-ХХI", К.: "МК-Пресс", 2007.-480с.
2. Угрюмов Е.П. Цифровая схемотехника.- СПб.:БХВ-Петербург, 2004-528с.
3. Фаниев С.К. Электрон ҳисоблаш машиналари ва системалари: Олий ўқув юрт.студ. учун дарслик.- Т.:Ўқитувчи, 1990.-2006.

11-маъруза

Рақам-аналог ва аналог-рақам ўзгартгичлар

Режа:

1. Кириш.
2. Рақам-аналог ўзгартгич.
3. Аналог-рақам ўзгартгич.

Таянч иборалар: рақам-аналог ўзгартгич, аналог-рақам ўзгартгич, резисторли матрица, амалий кучайтиргич, кетма-кет санаш, интегратор.

1. Рақам-аналог ўзгартгичлар (РАЎ) ва аналог-рақам ўзгартгичлар (АРЎ) ўлчаш техникасида (ракамли осциллографлар, вольтметрлар, сигнал генераторлари ва х.), тиббиёт техникасида, радиолокация қурилмаларида, компьютер техникасида (төвушни компьютерга киритиш ва чиқариш, видеомониторлар, принтерлар ва х.), мәший аппаратураларда (телевизорлар, мусиқа марказлари, автомобиль электроникаси ва х.), телефонларда ва бошқа турли соҳаларда ишлатилади.

РАЎ ва АРЎ структуралари билан танишишдан аввал уларнинг структураларида жамловчи ва интегралловчи режимларда ишлатилувчи амалий кучайтиргич хусусидаги асосий маълумотни келтирамиз.

Бир неча кириш йўли резисторларига эга бўлган амалий кучайтиргич (11.1-расм) резисторларга берилган кучланишини жамлашга имкон беради. Амалий кучайтиргичнинг кириш йўлидаги ("а" нуқтасидаги) кучланиш нулга яқин бўлади. Кириш йўли кучланиши U_a


мос резистор R_j , да $i = \frac{U_j}{R_j}$ токини ҳосил қиласи. Бу

токнинг катталиги бошқа резисторлар орқали оқаётган ток катталигига боғлиқ эмас. Амалий кучайтиргич тескари боғланишнинг туташтирувчи занжирига қуидаги токни йўналтиради.

$$i_{m.b.} = -\sum_{j=1}^n i_j$$

Токларни мос кучланишлар орқали ифодалаб, қуидагини оламиз

$$U_{\text{чик}} = -\sum_{j=1}^n \frac{R_{m.b.}}{R_j} U_j$$



11.1-расм. Жамлагич схемаси

11.2-расм. Интегратор схемаси

Амалий кучайтиргич интеграллаш амалини бажаришга ҳам имкон беради. 11.2-расмда интеграллаш амалини бажарувчи схема (интегратор) келтирилган. Схема чиқиш йўли кучланиши қуидагига тенг

$$U_{\text{чик}}(t) = - \int_0^t U_{\text{кип}}(t) dt$$

2. Рақам-аналог ўзгартиргич рақамли ахборотни кучланиш кўринишидаги (баъзида ток кўринишидаги) аналог шаклига ўзгартиришга хизмат қиласи.

Рақам-аналог ўзгартиришда қуидаги п-хонали параллел код

$$X = X_1 2^{-1} + X_2 2^{-2} + \dots + X_i 2^{-i} + \dots + X_n 2^{-n}$$

учун (бу ерда X_i - 0 ёки 1 рақами, 2^{-i} эса i -хонанинг салмоғи) аввал X қийматига мутаносиб I_x токи олинади, сўнгра уни чиқиш йўли кучланишига ўзгартирилади. I_x токи қиймати соннинг ҳар бир хона учун ҳосил килинадиган этalon токлар йиғиндиси орқали аниқланади, яъни

$$I_x = X_1 I_1 + X_2 I_2 + \dots + X_i I_i + \dots + X_n I_n ,$$

бунда фақат $X_i = 1$ бўлган хоналар токи жамланади.


Рақам-аналог ўзгартгич (11.3-расм) этalon токларни шакллантирувчи резисторли матрицадан; этalon токларни кириш йўли кодига мос ҳолда жамлашнинг умумий нуқтасига уловчи (коммутацияловчи) калитлардан (K_i); I_x токини чиқиш йўли кучланишига ($U_{чик}$) ўзгартириувчи амалий кучайтиргичдан (АК); таянч кучланиш манбаидан ($U_{таянч}$) ташкил топган. 11.3-расмдаги схемада $R - 2R - \dots - 2^{n-1} R$ кўринишидаги иккили-салмоқланган қаршиликлар асосидаги резисторли матрица ишлатилган.

Матрица резисторларининг қаршилиги катта хонадан кичик хонага ўтилганида иккиланади, этalon токлар эса икки марта камаяди. Масалан, биринчи, энг катта хона учун ток қийматини $I_1 = 1$ мА деб қабул қилинса, иккинчи хона учун $I_2 = 0,5$ мА, учинчи хона учун $I_3 = 0,25$ мА ва x. бўлади.

$K_1 - K_n$ калитлар кириш йўли коди мос хоналарининг "нуль" ва "бир" рақамларини акслантирувчи кучланиш сатҳлари орқали бошқарилади. АК кириш йўлининг потенциали доимо нулга teng бўлганлиги сабабли хона

токларининг жамланиши қуйидаги муносабат билан ифодаланади

$$\begin{aligned} I_x &= \frac{U_m}{R} X_1 + \frac{U_m}{2R} X_2 + \frac{U_m}{4R} X_3 + \dots + \frac{U_m}{2^{n-1}R} X_n = \\ &= \frac{U_m}{R} \left(X_1 + 2^{-1} X_2 + 2^{-2} X_3 + \dots + 2^{-(n-1)} X_n \right) = \frac{U_m}{R} \sum_{i=1}^n X_i 2^{-(i-1)} \end{aligned} \quad (11.1)$$



11.3-расм. Рақам-аналог ўзгартгич схемаси (1-вариант)

РАҮ чиқиши йўлидаги кучланиш қуйидаги формула орқали ҳисобланади:

$$U_{чик} = -I_x R_{m\delta} = -U_T \sum_{i=1}^n X_i \cdot 2^{-i} \quad (11.2)$$

Бу ерда $R_{T\cdot B.} = R/2$ – кучайтиргичнинг тескари боғланиш занжиридаги қаршилик.

Мисол: Кириш йўлидаги олти хонали рақам коди $X=101011$ ни ўзгартиришдаги РАҮ чиқиши йўлидаги кучланиш ҳисоблансин. Таянч кучланиш $U_m = 10$ В.

(11.2) ифодага биноан қуйидагини оламиш:

$$\begin{aligned} U_{чик} &= -10 \left(1 \cdot 2^{-1} + 0 \cdot 2^{-2} + 1 \cdot 2^{-3} + 0 \cdot 2^{-4} + 1 \cdot 2^{-5} + 1 \cdot 2^{-6} \right) = \\ &= -10 \left(2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} \right) = -6,72 \text{ В} \end{aligned}$$


Кўрилган РАҮнинг асосий камчилиги матрица қаршиликлари диапазонининг катталиги. Айниқса бу

камчилик кириш йўли кодининг хоналилиги ошган сари яққол намоён бўлади.


11.2 муносабатни амалга оширувчи, факат иккита номиналли резистор ишлатилган РАЎ схемаси 11.4-расмда келтирилган. Бунда катта хонадан кичик хонага ўтилганида этalon ток икки марта камаяди.

Юқорида кўрилган рақам-аналог ўзгаргичлардаги калитлар 11.5-расм "а"да келтирилган схема бўйича амалга оширилиши мумкин.

Кириш йўли коди хонасидаги рақамни акслантирувчи кириш йўли сигнални икки қутбли (11.5-расм "б"): мусбат сатҳ (мантикий "1") D1 диодни беркитади ва I_i этalon токи D2 диод орқали АҚ кириш йўлига берилади; манғий сатҳ (мантикий "0") D2 диодни беркитади ва I_i этalon токи кириш йўли сигнални $U_{x,i}$ манбаига туташади.



11.4-расм Рақам-аналог ўзгаргич схемаси (2-вариант)




11.5-расм. Калит схемаси

3. Аналог шаклдаги сигналларни рақамли шаклга ўзгартиришда қуйидаги учта жараённи күрсатиш мумкин: дискретлаш, квантлаш, кодлаш. Ушбу жараёнлар моҳиятини кўриб чиқамиз. Кейинги баёнларда аниқликни таъминлаш мақсадида ўзгартириш қиймати бўйича узлуксиз ўзгарувчи кучланиш шаклида ифодаланган сигналлар устида амалга оширилади деб ҳисоблаймиз.

Дискретлаш жараёнига мувофиқ вакт бўйича узлуксиз сигналдан унинг алоҳида қийматлари маълум вакт интервали T оралаб танлаб олинади (11.6 -расмда t_0, t_1, \dots, t_n онлар). Интервал T тект интервали, саналадиган t_0, t_1, \dots, t_n онлар вақтнинг тект онлари деб юритилади. Равшанки, саналадиган онлар қанчалик кўп бўлса (дискретлаш частотаси юқори бўлса) сигнал рақам кўринишида шунчалик аниқ ифодаланади. Саналадиган онлар кам бўлса (дискретлаш частотаси паст бўлса) сигнал хусусидаги ахборот йўқолиши мумкин. Бу ҳолат машхур Найквист-Котельников мезонидан бевосита келиб чиқади. Ушбу мезонга мувофиқ дискретлаш частотаси бўлмагандан сигнал частотасидан икки маротаба катта бўлиши лозим. Акс ҳолда сигнал хусусидаги ахборот йўқолади ва сигнални берилган аниқликда аналог шаклига тиклаб бўлмайди.

Квантлашнинг моҳияти қуйидагича. Бир-биридан квантлаш қадами деб аталувчи Δ катталика силжиган квантлар тўри ҳосил қилинади (11.6-расм). Квантлашнинг ҳар бир сатҳига тартиб рақами ($0, 1, 2, 3, 4$ ва x) берилиши мумкин. Сўнгра дискретлаш натижасида олинган дастлабки аналог кучланиш қийматлари уларга яқин квантлаш сатҳи билан алмаштирилади. Масалан, 11.6-расмдаги диаграммада t_0 онидаги кучланиш қиймати унга яқин 3 номерли квантлаш сатҳи билан алмаштирилади, t_1 онидаги кучланиш қиймати 6 сатҳга

яқин ва ушбу сатқ билан алмаштирилади ва ҳ. Ҳар қандай яхлитлаш каби квантлаш жараёни кучланишнинг дискрет кийматларини ифодалашда хатоликка олиб келади, яъни квантлаш шовқуни ҳосил бўлади. Аналог-ракам ўзгартгичларни лойиҳалашда квантлаш шовқунини пасайтиришга ҳаракат қилинади.



11.6.-расм. Дискретлаш, квантлаш ва кодлаш жараёнига


Кодлашининг моҳияти куйидагича. Квантлаш амалида кучланиш кийматининг яхлитланиши бу қийматларларни сонлар – мос квантлаш сатхлари номерлари орқали ифодалашга имкон беради. 11.6-расмдаги диаграмма учун 3, 6, 7, 4, 1, 2 ва ҳ. сонларнинг кетма-кетлиги иккили код орқали ифодаланади.

Аналог-ракам ўзгартгичларда куйидаги ўзгартириш усуллари ишлатилади:

- кетма-кет санаш (ракам-аналог ўзгартгичли ёки икки тактли интеграллашли);
- хоналар бўйича кодлаш;
- параллел;
- параллел-кетма-кет.

Куйида кетма-кет санаш аналог-ракам ўзгартгичларининг ишлаш тартиби келтирилган. Кетма-кет

санаш (рақам-аналог ўзгартгичли) аналог-рақам ўзгартгич схемаси 11.7-расмда келтирилган. "Пуск" сигнални бўйича RS-триггер "1" ҳолатига ўтади ва генератор G дан сигналларни И элементи орқали иккили счетчикнинг жамлаш кириш йўлига ўтишига рухсат беради. Счетчик CT2 нинг чиқиш йўлидан рақамли код рақам-аналог ўзгартгич PAЎ ёрдамида кучланишга ўзгартирлади ва бу кучланиш компаратор КОМПнинг кириш йўлига берилади. Компараторнинг иккинчи кириш йўлига ўлчанаётган кучланиш $U_{кир}$ берилади.




11.7-расм. Рақам-аналог ўзгартиргичли
аналог-рақам ўзгартиргич схемаси

$U_{кир} = U_{PAЎ}$ ҳолатида компаратор RS-триггерни нул ҳолатига ўтказувчи сигнални шакллантиради. Шундан сўнг сигнални санаш тўхтатилади ва счетчикнинг чиқиш йўлида кириш йўли кучланишининг рақамли эквиваленти қайдланади. Ўзгартариш вақти ($t_{y.e.}$) кириш йўли кучланиши $U_{кир}$ қийматига боғлиқ.

Кетма-кет санаш (икки тактли интеграллашли) аналог-рақам ўзгартгич схемаси 11.8-расмда келтирилган. Ўзгартариш икки тактда амалга оширилади.

Биринчи тактда "Пуск" сигналы Т1-триггерни "1" ҳолатига ўтказади. Кириш йўли сигнал минус $U_{кир}$ Т1-триггернинг бирлик чиқиш йўли орқали бошқарилувчи калит K_1 орқали интегратор ИНТга берилади. Генератор G дан сигналлар И-ИЛИ схема орқали счетчик СТ2 нинг жамлаш кириш йўлига берилади. 2^n сигнал (n -счетчик хоналилиги) саналганидан сўнг СТ2нинг катта хонасидан қўчириш киймати сигналы Т1-триггерни "0" ҳолатига ўтказади. Шу билан интеграллашнинг биринчи такти тугайди.



11.8-расм. Икки тактли интеграллашни
аналог-ракам ўзгартгич схемаси

Иккинчи тактда интеграторга таянч кучланиш – плюс U_m Т2-триггернинг бирлик чиқиш йўли орқали бошқарилувчи калит К2 орқали интегратор ИНТга берилади. Бир вақтнинг ўзида Т2-триггернинг бирлик чиқиш йўли генератор G дан сигналларни СТ2нинг жамлаш кириш йўлига ўтишига рухсат беради (янги санац бошланади).

Интегратор ИНТнинг чиқиш йўлидаги кучланиш нулга teng бўлган онда компаратор Т2 - триггерни "0" ҳолатига ўтказади. Натижада сигналларнинг счетчикка

ўтиши тўхтатилади ва счетчикнинг чиқиш йўлида кириш йўли кучланишига мутаносиб рақамли код N_x шакланади.

Назорат саволлари:

1. Рақам-аналог ўзгартириш принципини тушунтиринг.
2. Аналог-рақам ўзгартириш принципини тушунтиринг.
3. Рақам-аналог ўзгаргичлардаги калитлар ишилашини тушунтиринг.
4. Дискретлаш, квантлаш, кодлаш муолажаларини тушунтиринг.
5. Найквист-Котельников мезони нима?
6. Рақам-аналог ўзгаргичли аналог-рақам ўзгаргич ишилаш принципини тушунтиринг.
7. Икки тактли интеграллашга асосланган аналог-рақам ўзгаргич ишилашини тушунтиринг.

Адабиёт:

1. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
2. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.
3. Бабич Н.П., Жуков И.А. Основы цифровой схемотехники. Учебное пособие. – М.: Издательский дом "Додека-XXI", К.: "МК-пресс", 2007. – 490 с.; ил.

12-маъруза Микропроцессорлар

Режа:

1. Микропроцессор. Умумий тушунчалар.
2. 16 хонали i8086 микропроцессор тузилмаси.
3. Арифметик-мантикий курилма.

Таянч иборалар: процессор, микропроцессор, арифметик-мантикий курилма, магистрал билан боғловчи курилма, бошқарувчи ва синхронловчи курилма, сигналларни мультиплексорлаш, микропроцессор ташкичиқмалари.

1. Дастрлабки катта интеграл схемалар (БИС) анъанавий "схемали" мантикли усуллар бўйича амалларни бажаришга мўлжалланган бўлиб, уларда ахборотни ўзгартериш бўйича фақат битта функция бажарилар эди. Ундан ташқари бундай БИСларда универсалликнинг йўклиги уларни серияли ишилаб чиқилишига тўсқинлик килар эди.

Функциялари "схемали" мантиқ орқали эмас, балки дастурлаш орқали амалга оширилувчи БИСларни яратиш ғояси микропроцессор БИСларнинг яратилишига сабаб бўлди. Бундай БИСларда бажариладиган амалларнинг кенг наборини амалга ошириш имкони түғилдики, бу набор микропроцессор хотирасида ёзилган ахборот (дастур) орқали аниқланади.

Микропроцессор БИС ёки БИС наборлари асосида курилган ва берилган командалар тизимини амалга оширувчи функционал тугалланган курилма ҳисобланади. Моҳиятан, микропроцессор бажарадиган функциялар одатдаги ЭҲМнинг марказий процесори функцияларига ўхшаш. "Микро" ибораси процесор схемаси

интеграциясининг юқорилигини ва ўлчамларининг кичикилигини таъкидлайди, холос.

Дунёда оммавий тус олган микропроцессор-Intel фирмасининг x86 оиласига мансуб бир кристалли микропроцессорлар хисобланади. Бу оила биринчи 8 хонали i8080 микропроцессорларидан бошланган ва i8086, i80286, i80386, i80486, Pentium, ..., Pentium 4 каби 16 ва 32 хонали микропроцессорларни ўз ичига олади. Оиланинг "асосчиси" сифатида 16 хонали i8086 микропроцессор қабул қилинган ва бу микропроцессор асосида IBM PC XT шахсий ЭҲМлари қурилган.


2. i8086 микропроцессорнинг тузилма схемаси 12.1-расмда келтирилган.

Микропроцессор қўйидаги учта асосий қурилмадан иборат:

- маълумотларни ишловчи қурилма – МИҚ;
- магистрал билан боғловчи қурилма – МБҚ;
- бошқарувчи ва синхронловчи қурилма – БСҚ.

Маълумотларни ишловчи қурилма (МИҚ) командаларни бажариш учун мўлжалланган ва 16 хонали арифметик мантиқий қурилма (АМҚ), регистрлар блоки ва микропрограммали бошқариш блокини ўз ичига олади. Магистрал билан боғловчи қурилма (МБҚ) адрес жамлагичи, командалар навбати регистрлари блоки ва сегмент регистрлари блокидан иборат. МБҚ хотиранинг 20 хонали физик адреси ва ташки қурилманинг 16-хонали адресининг шаклланишини, хотирадан команданинг олинишини, магистрал орқали хотира қурилмаси, ташки қурилма ва бошқа процессорлар билан маълумотлар алмашинувини таъминлайди. Бошқарувчи ва синхронловчи қурилма (БСҚ) микропроцессор қурилмалари ишлашини синхронлашни, бошқарувчи сигналларни ва бошқа

курилмалар билан ахборот алмашиниш учун холат сигналларини ишлаб чиқилишини таъминлайди.



12.1-расм. i8086 микропроцессор тузилмаси

i8086 микропроцессор минимал ва максимал деб аталувчи режимлардан бирида ишилаши мумкин. Минимал режим i8080 асосидаги микропроцессор тизимиға ўхшаш бир процессорли микропроцессор тизимини амалга оширишга мўлжалланган бўлсада, адрес макони катталашибган, тезкорлиги ошган ва командалар тизими кенгайган. Максимал режимга биноан умумий тизим шинасида ишловчи бир неча микропроцессорлар мавжуд. i8086 микропроцессори асосида, максимал режимидан фойдаланган ҳолда қурилган микропроцессор тизимлари кенг тарқалмади. Айниқса, Intel фирмаси микропроцессорларининг кейинги моделларида (80286, 80386, 80486) мультипроцессорли архитектурадан воз кечди.

i8086 микропроцессорнинг ташқи чиқмаларида сигналларни мультиплексорлаш принципидан фойдаланилади. Бу принципга биноан турли сигналлар умумий линиялар орқали вақт бўйича бўлиниши билан узатилади. Ундан ташқари бир хил чиқмалар режимга (min-max) боғлик ҳолда турли сигналларни узатишга ишлатилиши мумкин. Жадвалда i8086 микропроцессор ташқи чиқмаларининг тавсифи келтирилган. Чиқмаларнинг тавсифида қиялама чизик (/) орқали чиқмаларда машина циклининг турли онларида пайдо бўлувчи сигналлар ажратилган. Юмалоқ қавсларда фақат максимал режимга характерли сигналлар кўрсатилган. Сигнал номидан кейинги символи бу сигнал инверсиясиясининг белгисидир.

3. Арифметик – мантикий қурилма (АМК) ракам кодлари устида амаллар бажаришга мўлжалланган. АМКда одатда арифметик, мантикий ва маҳсус арифметик амаллар бажарилади. Арифметик амалларга қўшиш, айриш, кўпайтириш, бўлиш ва сон модулларини айриш амаллари,

мантиций амалларга кодларнинг тенглигини аниқлаш мақсадида бир-бирига тақкослаш, кўп хонали иккили сўзлар устида бажариладиган дизъюнкция ва конъюнкция амаллари; махсус арифметик амалларга силжитиш, нормалаштириш, бутун сонлар устида бажариладиган амаллар ва ҳ. киради.

12.1-жадвал.

i8086 микропроцессорининг ташки чикмалари

Ташки чикма	Тавсиф
A/D[15:0]	Адреслар/маълумотларнинг кичик 0-15 хоналари
A[19:16]/ST[6:3]	Холат адреслари/сигналларининг катта 16-19 хоналари
BHE*/ST[7]	Қолат маълумотлари/сигналлари катта байтини узатишга руҳсат
STB(QS0)	Адрес строби (команда навбати ҳолати)
R*	Ўқиш
W*/(LOCK*)	Ёзиш(каналнинг блокировкаси)
M-IO*(ST2*)	Хотигра-ташки курилма (цикл ҳолати)
OP-IP*(ST1*)	Узатиш/қабул(цикл ҳолати)
DE*(ST0*)	Маълумотларни узатишга руҳсат(цикл ҳолати)
TEST*	Текшириш
RDY	Тайёрлик
CLR	Тозалаш (Сброс)
CLC	Такт сигнали
INT	Ташки бўлинишга суров
INTA*(QS1)	Бўлинишнинг тасдиги(команда навбати ҳолати)
NMI	Никобланмасдан бўлиниш сурови
HLD(RQ*/E0)	ПДПга суров (магистралдан фойдаланишга суров/тасдик)
HLDA(RQ*/E1)	ПДП тасдиги (магистралдан фойдаланишга суров/тасдик)
MIN/MAX*	(min=1, max=0) режимнинг берилиши имконияти

АМҚ қуйидагича туркумланади:

- рақамли ахборотни узатиш ва ишлаш жараёнларини ташкил этиш усули бўйича кетма-кет ва параллел АМҚ фарқланади. Кетма-кет АМҚларда рақамли ахборотни узатиш ва ишлаш унинг алоҳида хоналари устида вақт бўйича кетма-кет амалга оширилади. Параллел


АМҚларда рақамли ахборотни узатиш ва ишлаш унинг барча хоналари устида вакт бўйича параллел амалга оширилади

- сонларни ифодалаш усули бўйича қўзғалмас вергулли сонлар устида амал бажарувчи, сурилувчи вергулли сонлар устида амал бажарувчи ва иккили-ўнли сонлар устида амал бажарувчи АМҚлар фарқланади. Иккили-ўнли сонлар устида амал бажарилганида АМҚ да ўнли тузатиш схемаси бўлиши шарт. Бу схема олинган натижани шундай ўзгартиради, ҳар бир иккил-ўнли хонада 9 дан катта бўлмаган рақам бўлади.

- элемент ва узелларнинг ишлаши бўйича блок типидаги ва универсал (кўп вазифали) типидаги АМҚлар фарқланади. Блок типидаги АМҚларда асосий амаллар бир-бирига боғлиқ бўлмаган алоҳида блокларда бажарилади. Универсал АМҚда барча амаллар бир хил узеллардан фойдаланиб бажарилади (12.2 расм).

1К ва 2K калитлар қўзғалмас вергулли сонлар устида амал бажариш учун 1,2,3 жамлагичларни бирлаштиради.


Сурилувчи вергулли сонлар устида амал бажариш учун 2K калит мантиссанни ишлаш мақсадида 2 ва 3 – жамлагичларни бирлаштиурса, 1K калит 1–жамлагични иккинчи жамлагичдан ажратади. 1–жамлагич тартибни ишлайди.



12.2-расм. Универсал арифметик-мантикий курилма

Структуралари бўйича бевосита боғланишли ва кўпбоғламли АМҚлар фарқланади. Кўпбоғламли АМҚларда ахборот манбаи ва қабул қилувчи регистларнинг кириш ва чиқиш йўллари битта шинага уланади. Кириш ва чиқиш йўллари сигналларининг тақсимланиши бошқариш сигналлари тасирида амалга оширилади.

Бевосита боғланишли АМҚларда қабул қилувчи регистрнинг кириш йўли манбаа регистрининг ва ахборот ишланидиган регистрнинг чиқиш йўллари билан боғланган (12.3-расм)



12.3-расм. Бевосита боғланишли арифметик-мантикий курилма

Масалан, бу схемада жамлаш қўйидагича амалга оширилади: операндлар 1-регистрга берилади. 2-регистр сифатида тўпловчи жамлагич ёки хотирали автомат ишлатилади. Бу регистр вақтнинг турли онда келаётган кўшилувчиларни жамлайди, натижани 3-регистрга узатади.

Бу схемада кўпайтириш қўйидагича амалга оширилади: кўпаювчи 3-регистрга, кўпайтирувчи 1-регистрга жойланади. 2- ва 3- регистрлар силжитувчи регистрлар. Кўпайтирувчи хонасининг қийматига қараб агар кўпайтирувчи хонаси қиймати 1 бўлса, кўпаювчи бир хонага, агар кўпайтирувчи хонаси қиймати 0 бўлса кўпаювчи 2 хонага силжитилади. Бу қисмий кўпайтмалар 2-регистрда жамланади.

Назорат саволлари:

1. Микропроцессор нима?
2. Микропроцессорнинг процессордан фарқи.
3. Микропроцессорни асосий қурилмалари.
4. Арифметик-мантикий қурилма ва унинг туркманиши.

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.
2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.
6. Фаниев С.К. Электрон хисоблаш машиналари ва системалари: Олий ўкув юрт.студ. учун дарслик. - Т.: Ўқитувчи, 1990.-2006.
7. Бабич Н.П., Жуков И.А. Основы цифровой схемотехники: Учебное пособие. – М.: Издательский дом "Додека-XXI", К.: "МК-Пресс", 2007. – 480 с. ил.

13-маъруза **Микроконтроллерлар**

Режа:

1. Кириш.
2. Микроконтроллер архитектураси.
3. Микроконтроллерлар оиласи.
4. Микроконтроллер ишлаши дастурини яратиш.

Таянч иборалар: микроконтроллер, бўлиниш контроллери, ДХҚ, ОҲҚ, марказий процессор, тект генератори, адрес/маълумот шинаси, киритиш/чиқариш порти, кетма-кет порт, параллел порт, таймер, бўлиниш тизими, НЕХ-формат.

1. Микроконтроллерни (МК) битта микросхемада жойлашган компьютер сифатида тасаввур этиш мумкинки, унинг ўлчами ва энергия истеъмоли, нархи кичик; унумдорлиги ва ишончлилиги катта ҳамда турли масалаларни ечишга мосланувчанлик кобилияти мавжуд.

МКнинг микропроцессордан фарқи шундаки, унда марказий процессордан ташқари хотира ва кўп сонли киритиш/чиқариш қурилмалари, аналог-рақам ўзгартичлари, ахборотни узатишининг кетма-кет ва параллел каналлари, реал вақт таймерлари, модуляторлар ва х. мавжуд. Гузилиши ва ишлаш принципи бўйича МКнинг шахсий компьютердан фарқи йўқ. Шу сабабли микроконтроллер ва микро-ЭҲМ атамалари синоним атамалар ҳисобланади. Аммо микроконтроллер атамаси (инглизча control – бошқариш сўзидан) кенг тарқалган, чунки у асосан турли қурилмаларга ўрнатилган автоматик бошқариш тизимларида ишлатилади. Бу қурилмалар – фотоаппаратлар, уяли телефонлар, мусиқа марказлари, телевизорлар, ювиш машиналари, микротўлкин печлари, автомобиллар, ядро реакторлари ва х.

2. Архитектураси 13.1-расмда келтирилган МК8051 микроконтроллер намунавий ҳисобланади ва унинг асосида жуда кўп микроконтроллерлар яратилган. Марказий процессор – МКнинг асосий узели – у билан командалар тизими тушунчаси боғлик.


Командалар тизими – муайян марказий процессорга хос иккили кодларнинг ноёб набори бўлиб, ундаги бўлиши мумкин бўлган амаллар рўйхатини белгилайди. Ҳар бир бундай код битта амални белгилайди ва амал коди деб аталади. Командалар тизимида ишлатиладиган кодлар сони қанча кўп бўлса, марказий процессор шунча кўп амалларни бажара олади. МК 8051 микроконтроллер 8 ҳонали бўлганлиги сабабли ундаги амал коди ўлчами 8 битга teng.

Такт генератори қурилманинг барча узеллари ишлашини синхронловчи сигналларни ишлаб чиқаришга мўлжалланган. Бу сигналлар частотасини МК чиқмаларига уланадиган кварц резонатор ёки RC-занжир белгилайди. Баъзи МКларда такт генераторининг ташки элементларсиз ишлаш режими кўзда тутилган. Бу ҳолда такт сигналлари частотаси кристалл параметрларига боғлиқ бўлади.

ДХҚ – дастурларни сақлашга мўлжалланган доимий хотира қурилмаси. Хозирда *ДХҚни* амалга ошириша Flash-хотира технологияси кенг таркалган.

ОҲҚ – маълумотларни сақловчи оператив хотира қурилмаси бўлиб, кўпинча маълумотлар хотираси деб юритилади. ОҲҚда ўқиш ва ёзиш циклари чекланмаган, аммо кучланиш манбаи узилса барча ахборот йўқолади.

T0, T1 таймерлар – қатор функцияларни бажаришга дастурланиши мумкин бўлган ўн олти ҳонали дастурланувчи таймерлар. Таймерлардан вақт оралиқларини аниқ шакллантиришда МК чиқмаларидаги сигналларни санаща, сигналлар кетма-кетлигини шакллантиришда фойдаланиш мумкин. Таймер/счетчиклар бўлинишлар сўровини шакллантириши мумкин. МКларнинг асосий кўлланиши реал вақт тизимларида бўлганлиги сабабли уларнинг таркибида таймер/счетчикларнинг бўлиши табиий. Баъзи модификация-ларда таймерлар сони 32тага етади.



13.1-расм. MK8051 микроконтроллер архитектураси

Кетма-кет порт – МКнинг ташки дунё билан ахборот алмашинув канали. Бундай алоқа каналлари кристаллнинг минимал сонли чиқмаларини эгаллади ва каттагина масофа билан минимал харажатли алоқани таъминлайди.

Киритиш/чиқаришнинг параллел портлари ҳар қандай МКнинг зарурий қисми ҳисобланади. Одатда улардан яқин доирадагилар – датчиклар ва бажарувчи механизмлар билан алоқа қилишда фойдаланилади.

Бўлиниш тизими – МКнинг мухим қисмларидан бири. Реал вақт тизимларининг хусусияти шундан ибораткий, улар учун ташки ходисаларга реакция қилиш вақти ўта мухим параметр ҳисобланади. Ходисаларга тездан реакция қилиш муаммоси бўлиниш тизимини ташкил этиш орқали ҳал этилади. Бўлиниш тизимига биноан ҳар бир ҳодиса учун

коднинг алоҳида "бўлаги" ишлаб чиқилади ва бу "бўлак" унга МК реакциясини шакллантиради. Коднинг бу "бўлаги" бўлинишга сўровни ишлаш қисм дастури (қисқача, бўлиниши қисм дастури) деб аталади ва дастур хотирасига маълум адрес бўйича жойлаштирилади. Бирор бир ҳодиса пайдо бўлиш онда у хусусидаги сигнал *бўлиниш контроллерига* берилади. Бўлиниш контроллери марказий процессор томонидан жорий дастур бажарилишини тўхтатиб, уни бўлинишни ишлаш қисм дастурини бажаришга жалб этади. Ҳодиса содир бўлиш онидан то бўлиниш қисм дастурнинг биринчи йўриқномасини ишлашга бошлишгача вақт оралиғи МКнинг ҳодисага реакцияси вақти деб юритилади. Бўлиниш қисм дастурининг ишланиши тугаганидан сўнг марказий процессор автоматик тарзда тўхтатилган дастурни бажаришга қайтади.

Бўлиниш контроллерининг яна бир вазифаси – ҳодисалар устиворлигини (приоритет) ўрнатиш. Устиворлик тушунчасига биноан бажарилаётган бўлиниш дастури бошқа ҳодиса томонидан бўлиниши мумкин, қачонки у жорий бўлиниш дастурига нисбатан устиворликка эга бўлса. МК 8051 таркибидаги бўлиниш контроллери ҳодисаларнинг бешта кириш йўлига эга: иккитаси ташқи қурилмалардан, иккитаси таймерлардан ва биттаси кетма-кет портдан.

3. Қандайдир МК хусусида сўз борганда одатда, у мансуб оила эсга олинади. Битта оиласа бир хил ядрога эга бўлган МКлар киради. Ядро – командалар тизими, марказий процессор ишлашининг циклограммаси, дастур хотирасини ва маълумот хотирасини ташкил этиш, бўлиниш тизими ва ташқи қурилмаларнинг базавий набори тушунчаларининг мажмуюи. 13.1-расмда 8051 оиласининг

юзлаб бошқа модификацияларини қуришда асос хизматини ўтаган ядро келтирилган. Модификациялари орасидаги асосий фарқ ташқи курилмалар таркиби ва дастур ёки маълумот хотираси канали орқали аниқланади.

МК ечадиган масалалар диапазонининг кенглиги, истеъмолчиларнинг турли-туман сўровларини қондириш ишлаб чиқарувчиларнинг кўпроқ модификацияларни яратишга ундаиди. Аксарият оиласарда модификациялар сони юзга етади, хаттоки ундан ошади.

Оиласанинг энг муҳим хусусияти – *дастурий бирга ишлай олиши* (программная совместимость). Бу хусусият ишлаб чиқарувчиларга бир МК оиласини бошқаси билан ўзининг дастурий таъминотини йўқотмасдан алмаштириш имконини беради. Табиийки, оиласа қанчалик турли-туман МК кирса, шунчалик оптималь вариантни танлаб олиш осонлашади.

4. Дастурни ишлаб чиқиши МК асосида курилма яратишнинг энг муҳим босқичи ҳисобланади.

Манба уланиши билан МК дарҳол дастур хотирасидаги (одатда ДХҚ) дастурни бажаришга киришади. Дастур бажарилиши қандайдир белгиланган, кўпинча нуллик адресдан бошланади. Адрес – ДХҚ ячейкаси номери. Жараён куйидагича кечади: МК дастур хотирасидаги сонни ўқийди ва унинг қийматига (машина кодига) қараб арифметик-мантикий курилма, хотира, портлар ва ҳ.даги ахборот устида маълум харакатларни бажаради. Масалан, МК дастур хотирасидан 32Н сонини ўқиса, 2-номерли кириш йўли портидаги қийматни ўқиб уни регистр-аккумуляторга жойлаш зарурлигини "англайди".

Кўпинча харакатларни тавсифлашга битта байт етмайди. Ўнда МК хотирадан кўшимча байтларни ўқийди.

Харакат бажарилганидан сўнг МК тартиб билан хотиранинг кейинги ячейкасидаги қийматни ўқиди ва х.

МК бажарадиган битта харакатни тавсифловчи байтлар сони машина командаси (йўриқномаси), бундай командалар мажмуаси эса командалар тизими ёки йўриқномалар набори (Instruction Set) деб юритилади. Турли оила МКларининг командалар тизими турлича бўлади.

Шундай қилиб, МК учун дастур сонлар кетма-кетлиги бўлиб, уларнинг қиймати қандай харакатлар бажарилиши лозимлигини кўрсатади. Дастурни ишлаб чиқиш ҳатижасида таркибида ушбу машина кодлари бўлган компьютер файли олинади. ДХҚни дастурлагич ёрдамида файл МК дастур хотирасига киритилади ("тиклилади").

МК учун биринчи дастурларни яратувчиларидан машина кодлари қийматларини эсда сақлашлари талаб қилинар ва улар кетма-кетлиги кўлда аниқланар эди. Ундай усул самараасиз эди.

Одатда МК ўрнатиладиган курилма тавсифида дастур бўлиб, ушбу дастур бўйича МК ишлайди. Бу дастур кодлар жадвали кўринишига эга ва уни МК хотирасига жойлан зарур. Бундай жадвал фрагменти НЕХ-формат 13.1 жадвалда берилган.

Трансляторларнинг пайдо бўлиши МК учун дастурларни яратишни осонлаштириди. Агар, масалан, дастурда иккита сонни қўшиш керак бўлса, оддийгина $a = b + c$ деб ёзиш керак. Транслятор ушу ифодани машина командаларининг керакли кетма-кетлигига a , b ва c ўзгарувчилар хилига қараб ўзгартиради.

Юқори сатҳ тилларининг ишлатилиши ишлаб чиқарувчининг муайян МК командалар тизимидан чалғишига ва инсонга тушунарли ва оддий категориялар

билин иш кўришга имкон беради. Ишлаб чиқарувчидан МК архитектурасини, ўрнатилган ташки та курилмаларнинг ишлаш принципини ва СИ тилида дастурлашни билиш талаб этилади, холос.

13.1-жадвал

```
:100000001028FF3FFF3FFF3FA229FF3FFF3FFF3FFF3F79
:10001000FF3FFF3FFF3FFF3FFF3FFF3FFF3FFF3FFF3FFF0
:100020008A016400DF30620064000F308500FF3019
:1000300086008316E1308500003086008312203070
:1000400095000230051C01309D00AA308600FF306B
:1000500097009601CB202830920000309400293080
:100060008F0002308A001408102291008A01F620C5
```

Дастурларни интеграллашган мухитининг пайдо бўлиши МК учун дастур яратиш самарадорлигини янада ошириди, ишлаб чиқарувчилар дикқатининг ечиладиган масаланинг моҳиятига қаратилишига имкон беради.

Назорат саволлари:

1. Микроконтроллернинг микропроцессордан фарқи нимада?
2. Микроконтроллернинг намунавий тузилмаси.
3. Кетма-кет порт ва параллел портлар.
4. Булининиш тизимида устиворлик тушунчаси.
5. Бўлининиш контроллери.
6. МК учун дастур қандай ишлаб чиқилади?

Адабиёт:

1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ – М.; Высш. шк., 1987, с.3-5.

2. Схемотехника ЭВМ. Учебник для ВУЗов под редакцией Соловьева Г.Н. – М.; Высш. шк., 1985, с.3-8.
3. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры., Ростов-на-Дону, 2006 г.
4. Хоровиц П., Хилл У. Искусство схемотехники. Изд. 3-е, Москва, Мир, 1986 г.
5. Каган Б.М. Электронные вычислительные машины и системы. М. Энергоатомиздат, 1991.
6. Фаниев С.К. Электрон ҳисоблаш машиналари ва системалари: Олий ўқув юрт.студ. учун дарслик. - Т.: Ўқитувчи, 1990.-2006.
7. Бабич Н.П., Жуков И.А. Основы цифровой схемотехники: Учебное пособие. – М.: Издательский дом "Додека-ХХI", К.: "МК-Пресс", 2007. – 480

Мундарижа

Муқаддима	2
1-МАЪРУЗА. Кириш. Схемотехника таърифи, фаннинг бакалавр тайёrlаш тизимидағи мақсади ва вазифалари. Компьютер ва компьютер тизимларининг схемотехник асоси ривожининг қисқача тарихи	3
2-МАЪРУЗА. Яримўтказгичлар. Диодлар, биполяр ва униполляр (МОП) транзисторлар. Ёруғлик. Ёруғлиқсезувчан ва ёруғлик тарқатувчи курилмалар. Оптоҷуфт	11
3-МАЪРУЗА. Мантиқий элементлар	23
4-МАЪРУЗА. Триггерлар	32
5-МАЪРУЗА. Базавий узеллар. Регистрлар	48
6-МАЪРУЗА. Базавий узеллар. Счётчиклар	55
7-МАЪРУЗА. Базавий узеллар. Жамлагич	64
8-МАЪРУЗА. Базавий узеллар. Дешифратор, шифратор, код ўзгартгичи ва дастурланувчи мантиқий матрица	86
9-МАЪРУЗА. Такқослаш схемалари. Мультиплексорлар. Демультиплексорлар	99
10-МАЪРУЗА. Хотирловчи курилмалар	109
11-МАЪРУЗА. Рақам-аналог ва аналог-рақам ўзгартгичлар	122
12-МАЪРУЗА. Микропроцессорлар	132
13-МАЪРУЗА. Микроконтроллерлар	139

Бичими 60x84^{1/16}
Адади 200 Буюртма 448
«ALOQACHI» нашриёт – матбаа
марказида чоп этилди.
Тошкент шахри, А.Темир кўчаси, 108 уй.