ЛЕКЦИЯ 12. УПРАВЛЕНИЕ СИСТЕМОЙ

В состав микропроцессорной системы помимо самого микропроцессора обычно входит несколько компонентов, таких как запоминающие устройства различных типов, устройства ввода и вывода со средствами согласования, счетчики времени и т.д. Для
управления всеми этими компонентами, имеющихся у МП сигналов
явно недостаточно. Для решения этой задачи следует использовать слово состояние (RSW) МП, которое выдается им каждый раз вначале машинного цикла (такт Т1, рис. 2.2.).Для управления памятью потребуется следующие сигналы:

- чтение из памяти MR;

- запись в память MW;

- ввод информации (I/OR );

-вывод информации (I/OW)

Кроме этих может потребоваться ряд других сигналов, все
они могут быть сформированы на основе слова состояния МП и
сигналов, вырабатываемых на выходах DBIN (прием), INTA (подтверж.пр), WR(запись) и т.д. Сложность схем формирования сигналов управления будет
зависить от сложности и разнообразия компонентов, входящих в
состав системы. В некоторых случаях может понадобиться только
4 сигнала-управления памятью два и два управления вводом-выводом:

I/OR=DBIN^IN
I/OW=WR^OUT

Сигналы WR, DBIN выдаются на соответствующих
выходах МП, а MEMR, WO, IN и ОUТ содержатся в слове
состояния. Для хранения слова состояния МП к шине данных подключается регистр, который называется системным регистром (SL),
запись информации в этот регистр (слова состояния МП) производиться вначале каждого машинного цикла по сигналу SYNC. Для
формирования сигналов управления на выходах регистра, Sl устанавливаются логические элементы. На рис. 2.3. приведена схма формирования сигналов управления памятью и устройствами
ввода вывода, построенная согласно вышеприведенных выражений.

Рис. 2.3. Формирование системных управляющих сигналов.

Управляющие сигналы, формируемые из сигналов на выходе
регистра SL и выходах МП образуют управляющую шину, число
проводов в ней определяется характером и числом используемых
в системе компонент.

Команды ввода и вывода двухбайтные, первый байт - код операции, второй адрес устройства. Команды выполняются за три
машинных цикла. На рис. 8.4. приведена временная диаграмма выполнения команды ввода информации IN роrt. В цикле Ml по
такту t1 содержимое счетчика команд PC посылается через регистр
адреса на буфер адреса и далее по шине адреса в ЗУ. По Ф2 в
такте t1 на вине данных появляется слово состояния, которое
сигналом SYNC записывается в системный регистр SL
В это же время содержимое счетчика команд увеличивается на 1 и
таким образом MП готов к выборке следующего байта команды. В
тактах T1 и T2 цикла Ml управляющим сигналом DBIN при READY=1производится считывание первого байта команды и размещение
его в регистре команд IR. В такте Т4 производится дешифрация
кода операции и определяется последовательность дальнейших
действий.

В следующем машинном цикле М2 в такте TI содержимое PC
вновь пересылается на адресную шину для выборки из ЗУ второго
байта команды. Одновременно, содержимое PC увеличивается на 1.
По Ф2 в такте TI на шинах данных Ш появляется слово состояния, которое соответствует машинному циклу - чтения памяти.
В тактах Т2 и ТЗ цикла М2 управляющим сигналом DBIN стробируется поступление второго байта команды из памяти. Этот байт
указывает номер устройства. В такте ТЗ этот байт запоминается в регистре временного хранения.

В следующем машинном цикле М3 в такте T1 на шину данных
выдается слово состояния процессора - ввод, а на адресной шине
находится номер устройства. В тактах Т2 и ТЗ из устройства,
к которому произведено обращение на шину данных выдается
байт данных,сигналом DBIN она записывается в аккумулятор.

Отличие команды OUTроr t от IN состоит в последнем третьем машинном цикле, там в такте TI одновременно с адресом устройства выдается слово состояния процессора, соответстствугощее циклу вывода информации.

В тактах Т2 и ТЗ производится выдача байта данных из
аккумулятора на шину данных. Сообщение для внешних устройств
об истинности данных на шине передается сигналом WR..

Из большого числа команд обмена с памятью рассмотрим
команду записи в память содержимого аикумулятора STA адрес.
Эта команда трехбайтная: первый байт - код операции; второй-третий - адрес ячейки памяти в ЗУ. Команда выполняется за 4
машинных цикла (рис. 2.5.). В первом цикле Ml производится
выборка кода операции и размещение его в управляющем регистре
IR МП, действия, совершаемые процессором при выполнении этой
команды в Ml ничем не отличаются от тех, которые совершались
при выполнении команды 1N т ввод. Словов состояния процессора и адрес первого байта выдаются на шины данных в первом
такте TI. В Т2 производится приращение PC, а в ТЗ и Т4 первый
байт размещается в IR и производится его дешифрация.

В цикле М2 и МЗ производится чтение второго и третьего
байта команды, определяющих адрес ячейки памяти в ЗУ, в которую должна быть произведена запись содержимого аккумулятора. Второй и третий байты команды в циклах М2 и МЗ записываются в
регистры временного хранения информации.

В цикле М4 осуществляется запись данных в ЗУ. В такте TI
также как в каждом цикле на шину данных выдается слово состояния процессора, в данном случае - запись в ЗУ. На адресной шине в это время адрес ячейки памяти из регистров временного
хранения информации W и Z. В такте Т2 на шину данных выдается содержимое аккумулятора и в Т3 сигналом WR производится
запись в ОЗУ.

Выполнение других команд осуществляется аналогично рассмотренным, число машинных циклов определяется, в первую очередь,
числом байт команды, и сложностью передач информации в МП. Все
команды начинаются циклом Ml и в каждом машинном цикле в такте
TI выдается слово состояния процессора. Такая организация процесса выполнения команд обусловлена тем, что центральный блок
управления, а именно устройства синхронизации и управления
состоит из двух автоматов первичного и вторичного. Они формирует машинные циклы, второй управляет последовательностью машинных циклов, зависящую от содержания выполняемой .команды.